#busblaster

[panchul]

MIPSfpga+ allows loading programs via UART and has a switchable clock

MIPSfpga+ allows loading programs via UART and has a switchable clock

MIPSfpga+ / mipsfpga-plus / MFP is a cleaned-up and improved variant of MIPSfpga-based system defined in MIPSfpga Getting Started package (MFGS). The new features include:

The ability to load a software program (into a synthesized system) using ubiquitous $5 FTDI-based USB-to-UART connector instead of $50 Bus Blaster that is difficult to get in some places of the globe

The ability to change the…

View On WordPress

[panchul]

MIPSfpga+ allows loading programs via UART and has a switchable clock

MIPSfpga+ allows loading programs via UART and has a switchable clock

MIPSfpga+ / mipsfpga-plus / MFP is a cleaned-up and improved variant of MIPSfpga-based system defined in MIPSfpga Getting Started package (MFGS). The new features include:

The ability to load a software program using ubiquitous $5 FTDI-based USB-to-UART connector instead of $50 Bus Blaster that is difficult to get in some places of the globe

The ability to change the clock frequency on the fly…

View On WordPress

[panchul]

Фотографии, материалы и перипетии семинара MIPSfpga в МИФИ

Фотографии, материалы и перипетии семинара MIPSfpga в МИФИ

В конце октября в МИФИ состоялся семинар по MIPSfpga – один из серии семинаров, организованных российскими вузами совместно с Imagination Technologies, Microchip Technology в партнерстве с Гамма Санкт-Петербург, представителями Xilinx в России компанией Макро Групп, с участием докладчиков из MathWorks и НИИСИ. Ниже – смесь из фотографий, ссылок на материалы, заметок о подготовке семинара и о…

View On WordPress

[panchul]

Инструкция по лабораторным работам по MIPSfpga для платы Terasic DE0-Nano c Altera Cyclone IV

Инструкция по лабораторным работам по MIPSfpga для платы Terasic DE0-Nano c Altera Cyclone IV

View On WordPress

[panchul]

Инструкция по лабораторным работам по MIPSfpga для платы Digilent Nexys 4 DDR c Xilinx Artix-7 FPGA

Инструкция по лабораторным работам по MIPSfpga для платы Digilent Nexys 4 DDR c Xilinx Artix-7 FPGA

Инструкция по лабораторным работам по MIPSfpga для платы Digilent Nexys 4 DDR c Xilinx Artix-7 FPGA

1. Соединените платы Digilent Nexys 4 DDR c c Bus Blaster, USB-to-UART модулем и датчиком освещения Digilent Pmod ALS:

2. Как создать проект в Xilinx Vivado:

View On WordPress

[panchul]

Инструкция по лабораторным работам по MIPSfpga для платы Terasic DE0-CV c Altera Cyclone V

Инструкция по лабораторным работам по MIPSfpga для платы Terasic DE0-CV c Altera Cyclone V

Соединения платы Terasic DE0-CV c Bus Blaster, USB-to-UART модулем и датчиком освещения Digilent Pmod ALS:

View On WordPress

[panchul]

Приходите на семинары по MIPSfpga в Москве и Санкт-Петербурге

Хотите увидеть, как работает промышленный процессор «в замедленной съемке»? Как инструкции переваливаются из стадии в стадию конвейера, как запросы на чтение из памяти попадают или промахиваются мимо кэша? А как насчет построить свою систему на кристалле, используя то же микропроцессорное ядро, которое используют инженеры Samsung в новой платформе Artik 1? Если да, то это объявление для вас:

Ува…

View On WordPress

[panchul]

Портирование MIPSfpga на плату Terasic DE0-CV с Altera Cyclone V FPGA

Портирование MIPSfpga на плату Terasic DE0-CV с Altera Cyclone V FPGA

На днях мы вместе с Алексом и Владимиром спортировали MIPSfpga (пакет для введения в проектирование систем на кристалле) на плату Terasic DE0-CV с Altera Cyclone V FPGA. Эта плата – довольно хорошее решение для образовательного российского рынка, так как она дешевая ($150) и ее просто купить на сайте тайваньской компании Terasic ( http://www.terasic.com.tw/_sub/de0-cv), которая быстро и без…

View On WordPress