1MHz~144MHzの任意周波数で送受信動作検証→OKっぽい!!
I2Sが動作するようになってから、RFアナログ回路デバックや復調・変調ソフトの実装などを進めてきました。表題の通り、この小さな基板で1MHz~144MHzの送受信動作ができそうな見込みが立ちました。
受信に関しては回路に問題があったとしても基板内でお祭り騒ぎになるだけで、他人に迷惑をかけることはないので、ある意味「どうにでもなる」ので、気持ち的には楽なのがいいです（笑）？しかしながら、送信に関してはそうはいきません。スプリアスが出てしまうことは、他人に迷惑をかけることになるし、法律的にも問題があるので、開発中もハラハラ・ドキドキです（笑）なぜこんなことを書いているかというと、設計時に想定していなかった不要信号（スプリアスではない）が発生することが分かったためです。前回の投稿で、開発中のSDRの構成ブロック図を掲載しました。このブロックから送信時の流れを抜き出したブロック図を示します。
第一IF周波数は諸事情で12kHzに変更しています。この理由は後ほど。
この送信信号の流れの中で発生しうる不要スペクトルとして想定していたのは以下の二つです。
Mixer1の出力信号のうち、20MHz IFフィルタで十分に減衰できない成分（20MHz ± 12kHzのどちらか一方）
Mixer2の出力信号のうち、LO2の漏れ信号（20MHz + f_RFout)
この予想通り、 20MHz IFフィルタの出力には20MHz ± 12kHzの変調信号が出てきましたが、フィルタにより 20MHz + 12kHz の成分は十分に減衰することができました。しかし、その予想に反して、20MHz IFフィルタの出力には変調信号以外に、変調信号に対して-35dBcの強さでLO1の漏れ信号も一緒に出てきてしまいました。これは２個のクリスタルフィルタでは十分に落としきれませんでした。
このローカル漏れの原因を探るために、コーデックTLV320AIC3204の出力を停止した状態で、IFフィルタの出力を見てみました。以下にAPB-3で測定したスペクトルを示します。
理想的には何もスペクトルが出てこないはずなのですが、しっかりローカルが出てきてしまってます。ここではローカル周波数は20MHz - 12kHzに設定されています。原因としてはコーデックのコモンモード電圧のアンバランスかと思われますが、まだ調査中です。こんなにローカルが漏れるMixerはMixer失格でしょう（笑）ひとまず対策として、次試作基板ではクリスタルフィルタの段数を増やす予定です。フィルタのスカート特性など少し不満があったので、結果オーライということにしておきます。ミキサ周りの回路も修正予定です。
上記のような問題はありましたが、ドライブAMPとして6GHzまで帯域が伸びているMMICを用いているため、1~144MHzの間で0dBmの送信出力を得ることができる見込みです。簡単な （ブロード帯域な） 回路でクリーンな送信信号を得ることは結構大変ですね。身に染みて実感しました。
ちょっと小難しい話をします。実信号と複素信号について考えてみます。複素信号と聞くと難しい響きで、見ることも聞くこともできない信号のように思えてしまいますが、要は複素信号は「マイナスの時間という概念から生まれた信号」と考えることができると思います。メモリ機能、つまり遅延を使えるデジタル信号処理においては「マイナスの時間 = 過去の信号」を扱うことは当たり前のことですから、知らないうちに複素信号を扱っていることになります。何を言いたいかというと、一度デジタル信号に変換してしまえば、複素信号を作り出すことは容易なのです。
とはいうものの、デジタル信号に変換したとしてもしばらくは（複素信号に変換が完了するまでの間は）実信号のまま扱うということもしばしばあります。今回のようにIF信号（実信号）を取り込んで、内部で複素可するような場合がそれに当てはまります。
受信信号処理を実装する過程で、12kHzからベースバンドへのダウンコンバートする信号処理方法を何種類か検討しました。デジタル信号処理で複素信号を周波数変換する場合には、理論的には、ローカル漏れやイメージ信号は一切発生しません。しかし、実信号から複素信号への変換を兼ねた周波数変換過程においてはその限りではなく、イメージ信号が発生してしまいます。
これが少し気持ち悪いなと感じた時、「IFを12kHzにすれば、12*4 = 48kHz（サンプリング周波数）という関係を利用して面白いことができるかもしれない」と思ったのです。具体的には、48kHzのサンプリング周波数でサンプリングした12kHzのIF信号を1サンプル分遅延させたデータと遅延なしのデータは位相差90度の信号対とみなせるわけです。これはつまり「データを１サンプル分遅延させるだけで複素信号を作り出せる」ことを意味しています。信号処理に詳しい人が聞くとちょっとした問題点に気づかれると思いますが、現状は目をつむっています。
この方式により、実信号を一般的な方法でダウンコンバートするよりも、不要信号レベルを約25dB減少させることができました。これはフィルタ設計条件を緩くしてくれるメリットがあります。とりあえず、満足です。
「以上が進捗でした。現在、これまでのデバック結果を反映した試作基板を設計中です。回路内容が大幅に変わりそうです。修正のついでに144MHzにも本格的に対応予定です。」
TLV320AIC3204のLine出力に直接容量負荷をつなぐと発振する。
