CUT THE LAST BREATH FROM THEM!

Como mi mente, todo es caos y desorden. Pero entre todo ello, quizas encuentres oro enterrado.

[binary-risen-blog]

FFI: Amplificadores Operacionales

                                         CARACTERISTICAS

Todas las diferencias de potencial son con respecto a masa. Disponen de dos terminales de entrada y uno de salida y dos terminales para conexión de alimentación +Vcc y -Vcc (puede ser simétrica o no).

El amplificador operacional tiene dos zonas de funcionamiento:

Lineal: la salida toma valores comprendidos entre +Vcc y -Vcc.

Saturación: la tensión de salida adquiere el valor de los dos valores de alimentación +Vcc ó -Vcc

El Amplificador opercional es un caso particular de amplificador diferencial con una funcion:

Vo = A(v)*(V1-V2) = A(v)*V(in)

                                              ALIMENTACION

Es necesario aplicar al menos una fuente de alimnetación continua, pueden ser dos fuentes de tension iguales pero de signo contrario respecto a masa (simétrica) o diferentes (asimétrica).

La seleccion de los valores de tensión depende de la aplicación en la que se deba de trabajar.

Las dos alimentaciones representan los límites del rango de valores posibles de la tensión de salida del amplificador operacional, es decir, nunca la salida podrá alcanzar el valor de tensión dado por la fuente de alimentación.

                  MODELOS DEL AMPLIFICADOR OPERACIONAL

Ideal:

Impedancia de entrada (Zi) infinita.

Ganancia en bucle abierto (Avo) infinita para la entrada diferencial.

Ganancia nula para la señal en modo común.

Impedancia de salida (Zo) nula.

Ancho de banda W(D) infinito.

Ausencia de desviación de caracteriticas con la temperatura.

Real:

Impedancia de entrada Zi: 100 MOhm Ganancia en bucle abierto Avo: 100000 Impedancia de Salida Zo: 40Ohm Ancho de banda W(D): [1Hz, 1MHz]

              DEFINICIONES DE UN AMPLIFICADOR OPERACIONAL

La diferencia entre las tensiones de entrada se conoce como tensión de entrada diferencial (Vid). La ganancia diferencial (Ad) es la ganancia del amplificador.

La tensión de entrada de modo cómun (Vicm) es la medida de las tensiones de entrada.

Un efecto  no lineal de los amplificadores operacionales reales es que la variación de la tensión de salida en el tiempo está limitada. Esto puede ocasionar deformación en la onda de salida.

Los amplificadores operacionales continen circuitos acoplados en continua. La corriente entra o sale de los terminales de la entrada del AO. En el caso real las corrientes de polarizacion no son iguales generando una desviacion: Ioff = I(B+) - I(B-)

Otro error contemplado es tener una tension de salida diferente de cero para una tension de entrada nula.

                     DEFINICION DE RETROALIMENTACIÓN

La retroalimentacion es el proceso de conectar una señal que proviene de la salida a la entrada. Es positiva cuando se hace a la entrada no inversora, esto produce circuitos inestables que se saturan rapidamente. En caso contrario la negativa se produce cuando se une la tension o corriente de la salida a la entrada inversora.

[binary-risen-blog]

FFI: Transistores

                                                 DEFINICION

Los transistores poseen la propiedad de cambiar la resistencia al paso de la corriente (efecto transistor). Son dispositivos no lineales.

Un transistor es un semiconductor con tres terminales utilizado como amplificador e interruptor en el que una pequeña corriente (BJT) o tensión (FET) en uno dos de los terminales controla o modula la corriente entre los otros dos terminales.

Existen dos tipos de transistores, de union bipolar (BJT) y de efecto de campo (FET). Ambos tipos de transistores se pueden usar como amplificadores de señales y como conmutadores.

                            TRANSISTOR DE UNION BIPOLAR (BJT)

Equivalente a dos diodos unidos en sentido opuesto.

En funcion de las uniones existen dos tipos NPN (electron-hueco-electron) o PNP (hueco-electron-hueco).

La union Base-Emisor se polariza en directa, y la Base-Colector en inversa.

El emisor emite portadores de carga hacia la base (con menor concentración), donde se gobiernan los portadores hacia el colector. El colector recoge los portadores que no puede acaparar la base (la mayoría).

                                                 PNP Y NPN

Las tensiones de continua aplicadas en un PNP son opuestas a las de NPN.

Las corrientes en un PNP fluyen en sentido contrario a las de NPN.

En un PNP el emisor emite huecos hacia la abse, el exceso de huecos que no puede recambiarse en la base al colector.

Asi pues en un PNP tenemos:

Mientras que en NPN tenemos:

                                       CONFIGURACION DEL BJT

Se estudia el transistor como un cuadripolo (dos terminales de entrada y dos terminales de salida).

Segun el terminal común a la entrada hay tres configuraciones, base común (BC), emisor común (EC) y colector común (CC).

El mas normalizado es el emisor común.

En cualquier caso, sus gráficas posteriores de trabajo muestran como entrada el procedimiento normalizado de lo diodos como entrada (una recta parecida a la exponencial) y la salida es caracteristica del Emisor-Comun.

                                MODOS DE TRABAJO DEL BJT

Zona Activa-Directa: Se cumple que I(C)=βI(C) o bien I(E)=(β+1)I(B).

Zona de Corte: Se cumple que I(E)=I(C)=I(B)=0 (como interruptor abierto).

Zona de Saturación: Se cumple que V(CE)=0.2V (como interruptor cerrado).

                                  AMPLIFICACIÓN (ZONA ACTIVA)

Se cumple siempre que I(C)=βI(B) pero β es sensible con la temperatura. Ademas puede no coincidir en dos transistores del mismo tipo.

Los circuitos de polarización insensibilizan al transistor frente a las variaciones de β.

La recta de carga stática reflea todos los posibles puntos de funcionamiento que pueden darse cumpliendo la ecuacion de malla del colector.

El punto de trabajo o de reposo situado sobre la recta de carga, determina el valor de la tension V(CE) y la corriente de colector I(C) y la de la base con I(C)=βI(B).

               REPRESENTACION DE LOS MODOS DE TRABAJO EN BJT-EC

                             POTENCIA DISIPADA POR UN BJT

En un BJT se disipa potencia como consecuencia de un paso de corriente existiendo una caída de potencial. Los puntos donde se disipa son las uniones. Aplicando Joule: P(BE)=V(BE)*I(E) (union-emisor) y P(CE)=V(CE)*I(C) (union-colector)

Al ser la V(BE) mucho menor que V(CE), se puede simplificar P=V(CE)*I(C)

La potencia es la que hace que la tempeatura aumente. Por tanto la potencia siempre debe ser menor que P(max) dada por el fabricante.

                    TRANSISTOR DE EFECTO DE CAMPO (FET)

En los transistores FET la corriente grande es controlada por una tensión (en vez de por otra corriente) El apagado y encendido por tensión es mas facil.

Existen dos tipos de FET los de union JFET y los de metal-óxido MOSFET.

Los transistores FET son la siguiente generacion de transistores, son mas faciles de fabricar y son el elemento básico de la electrónica digital.

Su elevada impedancia de entrada permite que almacene la carga durante el tiempo suficiente como para usarse como elementos de almacenamiento

                                      EL TRANSISTOR JFET

Consiste en un canal de semiconductor de tipo n o p con contactos óhmicos en cada extremo, llamados surtidor (S) y drenador (D). A los lados del canal existen dos regiones de semiconductor de diferente tipo conectados entre si, formando una puerta (G). El FJET de canal P tiene la estructura inversa del canal N.

En la union pn, al polarizar en inversa la puerta y el canal V(GS), una capa del canal adyacente a la puerta se convierte en no conductora, que es la zona espacial o de deplexión.

En un JFET canal n, D es positivo respecto a S, la corriente de I(D) va de D a S y es controlada por V(GS). Asi la resistencia del canal depende de V(GS).

Cuando la zona de deplexion llega a todo el canal, se produce el corte, con la tension V(GSoff)

                             CURVA CARACTERISTICA DEL JFET

Haciendo que V(GS)=0 y variando V(DS):

Para valores de V(DS) pequeños I(D) es proporcional a V(DS) y se conoce como que es una zona óhmica.

A valores mayores de V(DS), la corriente I(D) aumenta cada vez mas lentamente, la zona de deplexión se hace mas ancha y la resistencia del canal aumenta, por lo que dicha tension es casi constante a partir de cierto punto y dicho punto se conoce como el inicio de la zona de saturación.

El paso entre las dos zona se produce en el valor de tension de estrangulamiento Vp para V(GS)=0.

Si ahora V(DS) es 0 y variamos V(GS):

Si V(GS)<V(GSoff) el dispositivio estará en Zona de Corte.

La zona de saturacion tiene la siguiente formula para JFET:

I(D)=I(Dss)[[1-V(GS)]/V(GSoff)]^2

Para MOSFTET la formula varía, siengo VGSoff en el FJET y K una constante para el dispositivo en mA/V^2:

I(D)= K/2*(V(GS)-Vr)^2

                          AMPLIFICACION CON TRANSISTORES

BJT:

Trabaja amplificación en Zona Activa y conmutacion en Zonas de Corte-Saturación.

FET:

Trabaja en amplificación en Zona de Saturación y conmutación en Zonas de Corte-Óhmica

Los transistores necesitan una polarizacion en continua, por lo que se define un punto de trabajo Q en torno al cual se mueve la señal de entrada. Las caracteristicas mas impotantes de un amplificador son Ganancia, Impedancia de Entrada e Impedancia de salida.

Generalmente los amplificadores son cuadripolos (dispositivos de dos terminales de entrada y dos de salida) donde la relacion entre la señal de slida y la de entrada es la ganancia.

                                AMPLIFICADOR DE TENSION

Produce una señal de salida con la misma forma de onda que la de entrada pero con mayor amplitud.

Resistencia de entrada: Ri = Vi/Ii

Resistencia de salida: Ro = Vo/Io

Ganancia de tension en circuito abierto: A(Vo) = Vo/Vi si Io=0A.

Ganancia de potencia: G = Ps/Pe = VsIs/VeIe = Av.Ai

                                               RENDIMIENTO

La potencia que necesitan los circuitos internos los proporciona una fuente de alimentación, por tanto segun la potencia que genere la fuente y la que use el circuito se hablará de una mayor o menor eficiencia o rendimiento n= Po/Pi.

                                 MEDIDAS EN DECIBELIOS

La ganancia en potencia se suele expresar en decibelios dB, siendo G(dB) = 10 logG = 10 log(Ps/Pe) por tanto si la saida es mayor que la entrada la ganancia es positiva, si la salida es menor que la entrada la ganancia es negativa.

Los amplificadores en cascada (o en serie) la ganancia total es el producto de todas: G(total) = G1*G2*G3... La ganancia en tensión en decibelios Av(dB)=20log|Av|

[our--graphics]

Logan Lerman/Chloe Moretz crackship gifs

These gifs do not belong to us. We just merged them together. All other gifs unless stated otherwise are made by us.

Requested by: infiniteisjustdelicious

Logan gifs:  gifhunts-foryou.tumblr.com

Chloe gifs: gifhelper-miranda.tumblr.com

[binary-risen-blog]

ETC: Dispositivos de E/S

                   GESTION DE DISPOSITIVOS DE ENTRADA Y SALIDA

Los dispositivos de E/S proporcionan informacion a la CPU y le permite comunicarse con el exterior y otros dispositivos. Los dispositivos se dividen en entrada (como un teclado, raton), salida (como una impresora) y en algunos casos en entrada-salida (como el disco duro, que almacena los programas y datos cuando no se estan ejecutando pero que puede actuar como salida si lo requiere la memoria).

                           CALIFICACION DE DISPOSITIVOS DE E/S

Almacenamiento: Discos duros, diquetes, memorias flash, cd's, dvd's, grabadoras de CD/DVD.

Interfaz con el usuario: Teclado, ratones, tabletas gráficas, joyticks...

Visualización y multimedia: Tarjetas gráficas, monitores, impresoras...

Comunicaciones: Tarjetas de red (ethernet, inalámbricas), moders.

Adquisición de datos: Cámaras de vídeo, microfono y tarjeta de sonido.

Todos los dispositivos son muy diferentes entre si, tanto su uso como el modo de funcionamiento y muchas de sus caracteristicas vienen determinadas por la tecnología. Pero lo que nos interesa es la programacion del dispositivo y la implementacion para comunicarse con la CPU y la memoria.

                         PUERTOS, CONTROLADORAS Y CANALES

Puertos de E/S: Registros externos a la CPU a través de los que se comunican como la CPU y los dispositivos. En particular se encuentran integrados en un chip llamado 'controladora' y son:

Registro de datos: Lectura/escritura del dato a enviar entre la CPU y dispositivo.

Registro de control: La CPU escribe las órdenes a realizar.

Registro de estado: Información de listo/no-listo, estado.

Canales (buses): Lineas de comunicacion entre diferentes componentes (CPU, memoria, dispositivo...). Tienen un orden jerárquico.

                        PROGRAMACION DE LA ENTRADA/SALIDA

Los modos de direccionamiento y acceso a los puertos de los dispositivos suelen ser a través del espacio de direcciones mapeado en memoria normal o bien en el espacio de direcciones E/S aislado. Por lo general, para iteractuar entre la CPU y los dispositivos son:

Sondeo (o polling)

Interrupciones

Interrupciones + DMA (Direct Memory Access).

     E/S MAPEADA EN MEMORIA [E/S CORRESPONDENCIA DIRECTA]

Parte del espacio de direcciones se asocia a los dispositivos de E/S, una operacion de lectura/escritura en una posición de memoria reservada a los dispositivos es ignorada por la memoria, siendo capturada por la capturadora del dipositivo correspondiente.

Para realizar la L/E se realizan varias operaciones:

Escribir el código de orgen en el registro de control

Leer el estado del dispositivo en el registro de estado.

Leer/escribir dato en registro de datos.

Ventaja: Gran cantidad de instrucciones disponibles. Inconvenientes: Se utiliza parte del valioso espaso de direcciones.

                                             E/S ASILADA

Hay un espacio de direcciones dedicado a la E/S. Cada direccion especial espicifica tanto el dispositivo como el puerto.

Son necesarias instrucciones especiales (no valen las de carga y almacenamiento normales).

Ventajas: no se utiliza una parte de la memoria normal. Inconvenientes: menor repertorio de instrucciones normales.

                                         SONDEO (POLLING)

El procesador realiza todo el trabajo sondeando periodica o continuamente al puerto correspondiente. El dispositivo informa de su situación modificando su registro de estado, el procesador lee dicha palabra de estado y obra en consecuencia.

El problema: La CPU sondea muchas veces el dispositivo comprobando que no ha cambiado, como E/S es mucho mas lenta que la CPU -> Grán perdida de tiempo.

EJEMPLO) Supongamos que en una CPU a 500MHz el sondeo consume 400 ciclos, determinar el % de tiempo que la CPU gasta realizando sondeos para los dispositivos: Raton: Debe escrutarse 30 veces/seg para no perder el movimiento del usuario. Disco Duro: transfiere datos en unidades de 16 bytes y su ancho de banda es de 8MiB/seg, no pueden perderse datos.

Raton:

30veces/seg * 400 = 12.000 ciclos/seg

500Mhz = 500*10^6

%CPU = 12.000/(500*10^6)*100 = 0.0024%

Disco duro:

8MiB/s / 16bytes.transferencia = 524.288 encuestas/seg = 524.288 * 400 = 209.715.200 ciclos/seg

500Mhz = 500*10^6

%CPU= 209.715.200/(500*10^6)/100 = 41.95%

                                        INTERRUPCIONES

La CPU delega parte del trabajo en el dispositivo de E/S:

La CPU encarga al dispositivo la ralización de una transferencia.

La CPU continúa con otra tarea en lugar de estar chequeando la finalicación de la tansferencia.

Una vez la transacción de E/S ha finalizado, el dispositivo avisa a la CPU a través de una interruccion.

La CPU actua en consecuencia.

Las interrupciones pueden llegar en cualquier momento a la CPU, por lo que son asíncronas respecto al programa en ejecucion. Se habilita entonces mecanismos para:

Que la CPU deje lo que está haciendo y pase a una rutina de interrupcion de servicio.

Se guarde la informacion minima y necesaria que e lprograma en ejecucion necesitará.

Tras la interrupcion, se vuelva al estado original.

Como la interrupcion solo se utiliza cuando el dispositivo de E/S lo necesita, y la CPU puede dedicarse a ejecutar otro segundo programa, no necesita gastar tiempo sondeando.

Salto a la RSI: A un mismo lugar del codigo (dirección de memoria fija) o a una direccion variable (interrupciones vectorizadas). Salvar el estado de la CPU:

Como poco siempre el PC (en MIPS se utiliza el EPC [exception-program-counter]).

Las máquinas que dependen de un registro de estado para las condiciones (flags).

Los registros modificados por la RSI.

Los unicos registros que no se guardan son $k0, y $k1 (registros reservados para el kernel).

Recuperar el estado original: Se recuperan los registros guardados, y se escribe el PC con el EPC guardado.

Excepcion: Instruccion que provoca una situacion anormal o no permitida durante su ejecución. Interrupcion: Un dispositivo externo a la CPU dicta a la CPU que le preste su atencion. Syscall: Una instruccion especial que el programador puede usar para provocar una llamada al S.O.

EJEMPLO) Suponemos un gasto de 500 ciclos por transferencia (tiempo de ejecuciond e la RSI). El disco duro se usa durante un 5%, con una CPU de 500Mhz y un disco duro con  de 8MiB/s y 16 bytes por transferencia.

Disco Duro = 8MiB/s / 16 bytes por transf. = 524.288 interrupciones/seg.

Ciclos/seg: 524.288 * 500 = 262.144.000 ciclos/seg.

%CPU (transf) = 262.144.000/500*10^6 / 100 = 52.4%

%CPU (5% activo) = 52.4 * 5/100 = 2.62%

                            DMA (DIRECT MEMORY ACCES)

El procesador inicia la controladora DM: Identidad del dispositivo, operacion a realizar, direccion dem emoria que leer y escribir...

La DMA pide el bus: cuando lo consigue realiza tantas operaciones de transferencia entre el dispositivo y memoria como sean necesarias.

La controladora DMA genera una interrupcion: informando de la finalización de la transferencia o de una condición de error.

EJEMPLO) Supongamos una CPU de 500 MHZ, un disco duro de 8MiB/s con 16 bytes por transferencia. La controladora DMA tarda 1.000 ciclos y la RSI una vez finalada la transferencia tarda 500. La transferencia de DMA es ademas de 4KiB.

Si el HD trabaja indefinidamente =  8MiB/seg / 4kIb por transf. = 2048 Transf. DMA por segundo.

Ciclos CPU/seg = (1000+500)*2048 = 3.072.000 ciclos/seg.

%CPU(transf) = 3.072.000/500*10^6 / 100 = 0.62 %

%CPU(5% activo) = 0.62 * 5% = 0.032%

[binary-risen-blog]

ETC: Memoria Virtual

                                             MEMORIA VIRTUAL

La memoria principal puede actuar como una caché para el almacenamiento secundario, esto permite:

Eliminar el inconveniente de tener un espacio de memoria principal pequeño y limitado:

Sin el sistema de memoria virtual los programadores dividian los programas en partes mutuamente exclusivas cargadas en memoria o salvadas a disco bajo.

Con el sistema de memoria virtual, un programa manejará un espacio de direcciones de memoria virtual como si se tratara de una gran memoria principal, solo una de ella estará en la memoria principal (memoria física).

Permite la compartición eficiente  sin peligros de memoria entre múltiples programas:

Varios programas se están ejecutando al mismo tiempo.

Solo una parte de la memoria de cada programa se usa activamente en un instante de tiempo.

La memoria principal solo contiene las partes activas de los programas de ejecución.

Se debe asegurar que un programa solo pueda leer y escribir las partes de memorias que tiene asignadas.

                                       CONCEPTOS GENERALES

Páginas: Bloques de memoria virtual.

Fallo de página: Fallo de memoria virtual.

Traduccion de direcciones: La CPU genera direcciones virtuales, la MMU (Memory Managment Unit) traduce las direcciones virtuales a físicas y a ememoria se accede con direcciones físicas.

Es posible que una pagina virtual no esté en la memoria principal y que solo esté en disco. Podemos ver un ejemplo en la siguiente imagen:

Desplazamiento de pagina 12 bits -> Tamaño de la página 2^12 bytes = 4KiB.

Numero de pagina física 18 bits -> 2^18 páginas físicas.

Memoria principal de 2^30 bytes = 1GiB

Memoria virtual es de 2^32 bytes = 4GiB

                                        CONSIDERACIONES

Existe un gran coste de los fallos de página debido a la gran diferencia de velocidades entre la memoria principal y la secundaria. Se utilizan páginas grandes para amortizar el tiempo de acceso.

Las páginas tienen un sistema totalmente asociativo para reducir al maximo la tasa de fallos.

Los fallos de pagina pueden gestionarse con software porque al usar direcciones virtuales se pueden usar algoritmos inteligentes, que reducen la tasa de fallos y es mucho mas rapido que hacerlo via hardware.

Ademas consta con una politica de post-escritura pues es mas rapida que la escritura directa.

                                        TABLA DE PÁGINAS

Se encuentran cargadas en memoria, y se indexan con el número de pagina virtual, esta tabla contiene el correspondiente número de página física.

Cada programa tiene su propia tabla de páginas.

Existe un registro de la tabla de páginas que apunta al inicio de la tabla de paginas del programa que esté en funcionamiento.

Un fallo de pagina provoca una excepción por fallo de pagina, el control pasa al S.O. que ha de encontrar la pagina solicitada en la memoria secundaria y decidir donde colocarla en la memoria principal.

En general, si en la tabla de paginas, la direccion de la pagina que buscamos tiene un bit de validez a 1 se puede acceder con ella a memoria fisica, en caso contrario como no está en la tabla hay que ir a buscarla al disco.

                      TRATAMIENTO DE LOS FALLOS DE PÁGINA

Los fallos de página se solucionan con la politica de reemplazo LRU (dado que es muy caro se utiliza un Pseudo LRU con un bit de uso).

Este bit se activa cuando se accede a una pagina.

Tras un tiempo periodico el S0 pone el bit a 0.

El sistema operativo puede seleccionar una pagina entre las que tengan el bit de uso apagado.

Ademas consta con una politica de escritura (post-escritura):

Las escrituras individuales se realizan en la página que hay en la memoria principal y se copia la página a memoria  secundaria cuando esta se reemplaza asi que se utiliza un bit de modificacion para conocer si una pagina ha sido modificada desde que se leyó de memoria secundaria.

                             TLB (Translation-Lookaside Buffer)

Cada lectua/escritura a memoria provoca realmente dos accesos a memoria: Acceso a la tabla de páginas para traducir la direccion virtual a dirección física. Con la dirección física obtenida, acceder físicamente a la palabra solicitada.

Para solucionarlo se utiliza la localidad de las referencias a la tabla de páginas. Cuando un programa accede a una palabra que pertenece a una página virtual X, es muy probable que se acceda a palabras de direcciones cercanas y que, por tanto, pertenezcan a la misma página X.

El TLB es una caché especial que guarda las traducciones (número.página.virtual -> número.página.física) mas frecuentemente usadas.

El TLB trata la tabla de paginas como una mini-memoria principal. El indice de la tabla de páginas (numero de pagina virtual) es como la direccion del bloque en el caso de las cachés, y el contenido de la posicion de la tabla (numero de pagina fisica y bits de control) sería el contenido del bloque.

Asi, el indice de la tabla de páginas (numero de pagina virtual) será usado para acceder al TLB:

Los bits menos significativos serán el índice.

El resto, será la etiqueta.

Asi pues si en la tabla anterior colocaramos un TLB entre la direccion virtual y la direccion física tendriamos lo siguiente, donde si la busqueda en el TLB no resulta entonces se ha de ir a la tabla de páginas a buscarla manualmente y si en la tabla de paginas no funciona, habrá que ir al disco duro.

En cada referencia a memoria:

La MMU descompone la direccion virtual en Numero.Pagina.Virtual y Desplazamiento.

Se busca el numero de página virtual en el TLB, si acierta saltamos al paso 6.

Como no está la pagina en la TLB se va a la tabla de páginas, si acierta saltamos al paso 5.

Como no está en la tabla de paginas se produce un fallo de pagina y funciona el S.O. que coloca la pagina solicitada en la memoria principal y actualiza la entrada de la tabla de paginas (el nº de pagina fisica y el bit de validez).

El contenido de la entrada de la tabla de páginas va al TLB, se actualiza entonces la etiqueta en el TLB.

Usando el TLB (numero.pagina.virtual->numero.pagina.fisica) y se actualizan los bits de control de esa pagina.

Lo mas normal es que la TLB tenga fallos mas frencuentes que la tabla de paginas por tener menos espacio para almacenar las páginas. No obstante sigue siendo un numero bajo, por lo que el TLB suele llevar una estrategia de post-escritura lo que conlleva:

La actualizacion de los bits de control se realiza solamente en el TLB, cuando una entrada en el TLB va a ser sustituida su informacion se copia en la tabla de paginas.

                          PROTECCION DE LA MEMORIA VIRTUAL

Para proteger que dos programas no accedan a zonas de memoria que no deben es necesario que, cuando el sistema operativo cambia el proceso de ejecución P1 al proceso P2:

Se cambia el valor del registro que apunt al inicio de la tabla de páginas del nuevo proceso.

Se vacía el TLB de las entradas que pertenecen a P1.

El hardware ha de poseer:

Dos modos de funcionamiento en la CPU que indiquen si un proceso es de usuario (con permisos de lectura y escritura limitado) o de sistema operativo.

Impedir que la informacion que se encuentra en la CPU pueda ser modificada por un proceso de usuario, esto incluye el bit que indica si el proceso es de usuario/S.O, el registro que apunta al inicio de la tabla de páginas, el contenido de esa tabla de páginas y el contenido del TLB.

Disponer de mecanismos que permitan a la CPU pasar del modo usuario a modo supervisor (syscall) y viceversa (retorno de excepcion).

                   SUCESOS EN TLB, MEMORIA VIRTUAL Y CACHÉ

[binary-risen-blog]

Calculo: Series

                                          DEFINICION DE SERIE

Dada una sucesión an se llaman sumas parciales de la serie Σ(an) desde n=1 hasta infinito a: S1 = a1 S2 = a2+a1 S3 = a3+a2+a1 Sn = a1+a2+a3+...+a(n-1)+an = Σ(ak) (desde k = 1 hasta n)

Siempre tendremos que separar lo que es la serie Σ(an) y su limite, con el limite de la suma de sus parciales, asi pues una serie que tiene limite 0, no demuestra que sea convergente, o que su suma converga a dicho limite.

Podemos definir que la serie (an) es convergente si la sucesion de sumas parciales Sn es convergente. En tal caso el numero S es igual al límite de Sn cuando n tiende a infinito, se llama suma de la serie. Σ(an) = S.

Al mismo tiempo, una serie (an) es divergente, si la sucesion de sumas parciales Sn es divergente. Es decir, el limite de sus sumas parciales no existe o no tiene.

                                          SERIES ARITMETICAS

Definidas por ser la suma de los terminos anteriores (y no la multiplicacion como ocurre con las series geometricas). Son las mas generales y se utilizaran a lo largo de todo el tema.

Σ(n) es divergente y su demostracion:

La suma enésima de la serie es: 1+2+3+4+...+n = n(n+1)/2

El límite cuando n tiende a infinito es: Lim n(n+1)/2 = ∞.

Por tanto la sucesion Σ(n) es divergente.

                                         SERIE GEOMETRICA

Suma de terminos parciales en una sucesion que han sido multiplicados por una razón y un exponente. Siempre han de tener la forma "sumatorio desde n=1 hasta infinito" de (r^n).

Se cumple por definicion:

Σ(r^n) es convergente si y solo si |r|< 1, en tal caso la suma de la serie es (r/r-1).

Esto se debe a que la suma parcial n-esima de la serie geometrica es:

Sn = r^1 + r^2 + ... + r^n

[r-r^(n+1)]/1-r si r<>1.

n si r=1.

EJEMPLO: La serie telescopica Σ(1/(n^2+n)) es convergente con la suma Σ(1/(n^2+n))=1.

Podemos decir que la serie Σ(an) es: Σ(1/n(n+1))=Σ(1/n - 1/(n+1)).

Si hacemos las sumas parciales descubrimos:

S1 = 1 - 1/2

S2 = 1 - 1/2 + 1/2 - 1/3

S3 = 1 - 1/2 + 1/2 - 1/3 + 1/3 - 1/4.

Sn = 1 - 1/(n+1)

Si hago el límite con n hacia infinito = Lim (Sn) = 1-0 = 1, converge con suma 1.

                                   OPERACIONES CON SERIES

Suma: Si Σ(an) y Σ(bn) son convergentes, entonces Σ(an+bn) o lo que es lo mismo: Σ(an+bn) = Σ(an) + Σ(bn).

Producto por numero: Si Σ(an) es convergente y 'k' es un numero que está en los reales, entonces Σ(k*an) tambien lo es y: Σ(k*an) = k Σ(an).

EJEMPLO: La serie Σ(1/2^n + 7/3^n) es convergente con suma:

Σ(1/2^n + 7/3^n) = Σ(1/2^n) + Σ(7/3^n) =Σ(1/2^n) + 7*Σ(1/3^n).

1/2 + 1/4 + 1/8 +...+1/^2n = (1/2)n -> Geometrica: (1/2)/(1-1/2) = 1.

1/3 + 1/9 + 1/27 +...+1/3^n = (1/3)n -> Geometrica: (1/3)/(1-1/3) = 1/2.

Σ(1/2^n) + 7*Σ(1/3^n) = 1 + 7*1/2 = 9/2.

                    CONDICION NECESARIA DE CONVERGENCIA

Teorema: Si la serie Σ(an) es convergente, entonces lim an = 0. Lo que nos permite detectar series divergentes. Pero esto no se aplica al reves, que el limite sea 0 no garantiza que sea convergente.

EJEMPLO: La serie Σ(n/(n+1)) es divergente, porque lim (n/n+1) = 1. EJEMPLO: La serie Σ(1/√n) es divergente aunque lim(1/√n) = 0.

                          SERIES DE TÉRMINOS NO NEGATIVOS

Decimos que una serie Σ(an) es de términos no negativos si an>=0 para cualquier n. Si sabemos que no tiene términos negativos entonces:

La sucesion Sn de sumas parciales es monótona decreciente.

Σ(an) es convergente si Sn está acotada (y viceversa).

Σ(an) es divergente si Sn no está acotada (y viceversa). En este caso escribiriamos Σ(an) - ∞.

                          TEOREMA DE CRITERIO INTEGRAL

Sea una serie Σ(an) tal que an-f(n) para cierta funcion f:[1,∞) es continua en los rales, no negativa y no idénticamente nula. Entonces

Sean Sn y Jn las sucesiones definidas por:

Sn = Σ(ak) [desde k=1 hasta n o sus sumas parciales]

Jn = ∫f(x)dx [desde 1 hasta infinito].

Si f es decreciente, entonces:

Σ(an) es convergente si y solo si ∫f(x)dx es convergente [desde 1 hasta infinito].

Sn ~ Jn.

Si f es creciente, entonces:

Σ(an) es divergente.

An << Jn lo que implica Sn ~ Jn.

                        APLICACIONES DEL CRITERIO INTEGRAL

Considerando la serie armonica generalizada Σ(1/n^p) donde p>0.

Si p>1 entonces la serie converge.

Si p<1 la serie diverge y Sn ~ n^(p+1)

Si p=1 entonces la serie diverge y Sn ~ log(n)

EJEMPLO: La serie n^p diverge para todo p>=0 y ademas Sn ~ n^(p+1). EJEMPLO: La serie Σ(1/[(n^2)+1]) converge. EJEMPLO: La serie Σ(1/nlog(n)) diverge y la sucesion Sn - Σ(1/klog(k)) tiene orden de magnitud log(log(n)). EJEMPLO: La serie Σ(log(n)) diverge y la sucesión Sn - Σ([log(k) - log(n!)] tiene orden de magnitud nlog(n).

En ejercicios prácticos, consiste en hacer la raiz enesima de la funcion de la serie. 

                                      CRITERIO DEL COCIENTE

Dada una serie Σ(an) segun a(n+1)/an esta division es igual a un numero L (tras buscar su límite en el infinito) que pertenece a los numeros reales y que si:

L<1 converge.

L>1 diverge.

L=1 desconozco si converge o diverge por este método.

Σ(1/n) = a(n+1)/an = [1/(n+1)]/(1/n) = n/(n+1) lim n/(n+1) = 1. Segun el criterio del cociente desconozco si 1/n es converge o divergente (por las series armónicas se que es divergente).

Σ(1/n^2) = a(n+1)/an = [1/(n+1)^2]/(1/n^2) = (n^2)/(n^2+4n+4) lim (n^2)/(n^2+4n+4) = 1. Segun el criterio del cociente desconozco si 1/(n^2) es convergente o divergente, (por las series armónicas, sé que es convergente).

Σ(1/n!) = a(n+1)/an = [1/(n+1)!]/(1/n!) = n!/(n+1)! = 1/(n+1) lim 1/(n+1) = 0. Segun el criterio del cociente, esta serie es convergente.

Σ(n!/n^n) = a(n+1)/an = (n+1)!/(n^n) = (n^n)/(n+1)! --> (n+1)! = n!(n+1) --> [(n+1)/n]^n lim [(n+1)/n]^n = 1/e. Segun el criterio del cociente, esta serie es convergente.

                               CRITERIO DE ALTERNANCIA

Se define la convergencia absoluta si el valor absoluto de la serie Σ(an) es convergente;

Σ(an) es convergente absoluto <-> Σ|(an)| converge.

En general:

Lim an = 0

|a(n+1)| <= |an|

Σ(-1^(n+1)*1/n) = 1 - 1/2 + 1/3 - 1/4... Σ|(-1^(n+1)*1/n)| = 1 + 1/2 + 1/3 + 1/4...

lim (-1^(n+1)*1/n) = acotada(1,-1) * 1/n = 0. lim |(-1^(n+1)*1/n)| = |acotada(1,-1) * 1/n| = |0| = 0. |1 + 1/2| <= |1 - 1/2| -> cierto.

                                   FUNCION DE TAYLOR

[binary-risen-blog]

Memoria Caché

                                           LA MEMORIA CACHE

Debido a que los programadores quieren memorias rápidas y de gran tamaño de almacenamiento (y que actualmente no pueden conseguirse a un bajo coste) se crea la ilusión de una gran memoria rápida que actua segun diferentes jerarquías.

Cuanto mas rapida es una memoria menos capacidad de almacenamiento posee y viceversa. La memoria SRAM (Static RAM) tiene un tiempo de acceso menor que 3ns, la memoria DRAM (Dynamic RAM) tiene un tempo de acceso de 70ns, el disco duro tarda hasta 20 millones de ns.

                                       PRINCIPIO DE LOCALIDAD

Si la jerarquia de memoria funciona (o lo parece) a igual ritmo que la memoria del nivel mas alto es porque existe el principio de localidad. Los programas muchas veces pediran datos que o bien ya se han pedido antes o bien estan muy cerca de los que se han pedido.

El objetivo es detectar estas zonas de memoria (datos y código) con mas probabilidad de ser accedidas y llevarlas a la memoria más rapida (para que se ejecuten tan rapido como proporcional es su necesidad de uso).

Existen dos tipos de localidad:

Temporal: El dato que se necesita consultar será consultado mas tarde (o fue consultado anteriormente).

Espacial: El dato que he consultado está cerca de otros que consultaré en breve (o lo busco cerca del que ya consulté).

Asi pues el principio de localidad busca exprimir al máximo la localidad temporal y espacial de un programa, buscando coger los datos que mas se han solicitado y los mas cercanos a ellos.

                        CONCEPTOS DE LA JERARQUÍA DE NIVELES

Cuanto mas cercano sea un nivel al procesador, mas pequeño será en tamaño pero mas rápido será. Los datos solo se copian entre niveles adyacentes asi si hay que traer algo desde disco duro tardamos el tiempo de acceso de recorrer toda la cadena dos veces.

La unidad minima de informacion se conoce como bloque.

Se produce un acierto (hit) si el elemento que pide la CPU está en el nivel superior.

Se produce un fallo (miss) si el elemento que pide la CPU no está en el nivel superior. En tal caso se llama al nivel inferior para que lo recupere, si no lo tuviera se llamaría a su inferior...

La tasa de aciertos (hit-rate) es la fraccion de accesos a memoria encontrados en el nivel superior. La tasa de fallos será por tanto todos los accesos que fallaron al solicitar un dato (1-hit.rate).

El tiempo de acierto es el tiempo necesario para acceder al nivel superior de la memoria, incluyendo el tiempo para determinar si el acceso es un fallo o un acierto.

La penalizacion por fallo es el tiempo necesario para reemplazar un bloque del nivel superior por otro bloque del nivel inferior.

                                  VISION GENERAL DE LA CACHÉ

La caché fue el termino escogido para representar el nivel de la jerarquía de memoria entre la CPU y la memoria principal.

En general trabajaremos con 32 bits, no obstante seguiremos esta "creencia" salvo que se indique lo contrario en un ejercicio. Con 32 bits, nuestras direcciones de memoria son de 32 bits (logicamente) al mismo modo tenemos 2^32 direcciones que son 4GiB, donde en cada una de esas direcciones se graba 1 palabra (4bytes).

                         DIRECCIONES DE BYTES Y PALABRAS

Dir(palabra) = Dir(byte) DIV Tam(palabra)

Dir(palabra) = Dir(32) DIV Tam(4) -> Dir(Palabra) = 30 bits primeros.

Offset(palabra) = Dir(byte) MOD Tam(palabra)

Offset(palabra) = Dir(32) MOD Tam(4) = 2 bits ultimos.

La direccion de palabra se utiliza para localizar la palabra en la memoria, en cambio offset se utiliza para saber donde se localiza cada fragmento de la palabra. Es decir uno nos dice en que fila está y otro en que columna.

                      DIRECCIONES DE BYTES Y BLOQUES

Supongamos que tenemos un bloque de 8 bytes. Con 32 bits en MIPS.

Dir(bloque) = Dir(byte) DIV Tam(Bloque)

Dir(bloque) = Dir(32) DIV Tam(8) -> Dir(bloque) = 29 bits primeros

Offset(bloque) = Dir(byte) MOD Tam(Bloque)

Offset(bloque) = Dir(32) MOD Tam(8) = 3 ultimos bits.

La direccion de bloque se utiliza para localizar donde está el bloque de palabras, dentro de los cuales cada uno tendrá un dir-palabra y offset-palabra, en cambio el offset-bloque se utiliza para localizar donde está cada parte del bloque.

                                              TIPOS DE CACHE

La caché generalmente tiene dos caracteristicas, conjuntos y vias. Cada conjunto es el numero de "cajones" mientras que cada vía son los huecos dentro de ese cajon. Asi pues existen tres tipos de cachés:

Directa: Muchos conjuntos con solo 1 via, solo puede meterse un dato por conjunto.

Asociativa: Varios conjuntos con al menos 2 vias, pueden meterse mas de un dato por conjunto.

Totalmente asociativa: Un solo conjunto con muchas vías, pueden meterse tantos datos como vias.

Esto tiene sus ventajas, en una caché de correspondencia directa la tasa de acierto es baja pero es muy rapida. Si es totalmente asociativa es lenta pero es bastante precisa. Generalmente en los procesadores actuales las cachés de primer nivel tienen una asociatividad baja, mientras que cuanto mas bajan suelen tener hasta 16 o 32.

                                ESTRUCTURA DE LA CACHÉ

Aunque ya sabemos donde se guardan los bloques y donde se guardan las palabras en la memoria no sabemos como se organizan los conjuntos. Los conjuntos es donde almacenamos un bloque o donde los buscamos.

Conjunto = Dir(bloque) MOD Num(conjuntos)

Si queremos buscar un bloque en caché miramos en el conjunto y todas sus vías (o en la unica si es directa) para almacenar un bloque en caché habrá que calcular su conjunto y buscar alguna via libre o remplazarla si no la hay.

Ejemplo de caché de correspondencia directa con 8 entradas y una memoria principal de 32 bloques.

Conjunto = Dir(32) MOD Num(8) -> Conjunto = 3 ultimos bits. Conjunto = 00000000000000000000000000000-010 -> Conjunto = 010 Conjunto = 00000000000000011100000010001-010 -> Conjunto = 010

Para determinar la vía a la que corresponde un bloque utilizamos la etiqueta. Si el conjunto es la parte en comun de todas las direcciones de bloque, la etiqueta esl a unica parte que no tienen en comun (los otros 29 bits) en tal caso en nuestro ejemplo la etiqueta del segundo sería (00000000000000011100000010001).

Etiqueta = Dir(bloque) DIV Num(conjuntos)

Si alguna de las vias contiene un bloque valido hay un acierto, si no es un fallo. Para saber si se produce un fallo o no se añadirá un bit (V) de validez.

                        EJEMPLO DE ESTRUCTURA CON LA CACHÉ

Dirección  | Dir(byte)  | Conjunto(S) | Etiqueta(E) 0000100   | 00001         |    001              |      00 0100100   | 01001         |    001              |      01 1000100   | 10001         |    001              |      10

                              POLITICAS DE LA ESCRITURA

Generalmente para escribir en una caché hay dos politicas:

Write Through: Se sobreescribe sin importar los principios de localidad o temporalidad, es mucho mas tosco pero no requiere de una politica de sobreescritura (con un bit extra), se sustituye tanto la caché como la memoria principal.

Write Back: Las escrituras solo tienen lugar en la cache y solo cuando ese bloque tiene que ser desechado pues va a ser sustituido por otro se graba en memoria, asi solo hacemos 1 escritura en memoria. Esto requiere un bit de modificacion (M) que indica si ha de escribirse en la memoria tras sustituir el bloque en la caché.

                            POLITICA DE SOBRE-ESCRITURA

La caché ha fallado, asi que hay que traer desde memoria a la caché el bloque solicitado y colocarlo en su posicion.

Si fuera de correspondencia directa esa posición está ocupada por otro bloque y se sustiuye por el nuevo (a saco).

Si fuera asociativa, y el conjunto al que le corresponde está lleno se utiliza un algoritmo de sustitucion para decidir cual será machacado. Puede ser al azar o por LRU (least-recently-used), a través de un bit de uso (U) asi mismo esta es una pseudo-implementacion que es la mas comun.

Al final tenemos 3 bits extras (uso, modificacion y validez) que se añaden a la etiqueta y el dato en cuestion del conjunto.

                        EJEMPLOS CON CACHÉS: EJEMPLO 1.

Caché de correspondencia directa de 1024 entradas. Tamaño de bloque de 1 palabra, de 32 bits, escritura directa y 32 bits de direcciones.

Lo primero que tenemos que hacer es sacar los datos que nos da el propio enunciado:

Tamaño Caché = 1024 entradas * 32 bits = 32768 bits = 4096 bytes = 4KB.

Num.Conjuntos = 1024 (correspondencia directa).

Num vias = 1. 0 bits para vias.

Tenemos una caché que mide 1024 de largo con una sola via, tiene 1 bit de validez.

Nuestra direccion de Byte es de 32. Dado que los bloques son de 1 palabra, cada bloque tiene 4 bytes (32bits) asi que uso 2 como off-set (desplazamiento de byte), el resto (30bits) es la direccion de bloque.

Nuestra direccion de bloque es de 30. Dado que hay 1024 entradas necesito log2(1024) para redireccionarlo. 10 bits serán los que utilice para desplazamiento de bloque y el resto como etiqueta.

Conclusion, la etiqueta mide 20 bits, el off-set-bloque 10. La direccion de bloque 30 y los otros 2 bits conforman el off-set-byte. Al final nuestra caché tendra 1 bit de validez, 20 de etiqueta y los otros 32 bits de datos.

Al final tenemos:

Off-set-Byte = 2 nº de byte.

Dir.Bloque = 30 bits.

Off-set-Bloque(Indice) = 10 bits

Etiqueta = 20 bits

                                EJEMPLO CON CACHÉS: EJEMPLO 2

Caché de correspondencia directa de 64KiB, tamaño de bloque de 4 palabras de 32 bits. Direcciones de 32 bits y escritura directa.

Lo primero que tenemos que hacer es sacar los datos que nos da el propio enunciado. La unica diferencia con el enunciado anterior es que no sabemos los huecos y que las palabras tienen 4 zonas posibles en las que almacenarse en el mismo bloque.

Tamaño Caché = 64KiB.

Tamaño de Bloque = 4 palabras = 4 * 4bytes = 16 Bytes.

Numero de Entradas = 64*1024/16 = 4096 huecos.

Entonces nuestra caché mide 4096 de altura, tiene un bit de validez, una etiqueta (cuya longitud desconocemos). Y los datos que ocupan 4 bytes en cada uno de los 4 huecos.

Nuestra direccion de Byte es de 32, dado que tenemos 4 bloques y 4 bytes por palabras, necesitamos 4 bits (2 para el numero de bloque y 2 para los 4 bytes de cada palabra. Asi que nuestro off-set será de 4 y los otros 28 serán la direccion de bloque.

Nuestra direccion de bloque es de 28 bits, de los cuales utilizaremos log2(4096) para redireccionarlos, asi que 12 bits serán para el numero de la entrada y el resto (16) como etiqueta.

Al final tenemos:

Off-set-Byte = 4 | 2 nº de palabra y 2 nº de byte.

Dir.Bloque = 28 bits.

Off-set-Bloque(Indice) = 12 bits

Etiqueta = 16 bits

Tras mirar el indice (nº de entrada), si el bit de validez es 1 y coincide con la etiqueta (con un comparador entre lo que hay en la etiqueta y los n bits de la etiqueta del dato que entra) podemos saber si es un acierto o un fallo. Los 4 bits del desplazamiento 2 se utilizan para saber que palabra llamamos (de las cuatro que hay) y los ultimos dos para el byte dentro de esa palabra (de los cuatro que hay.

                           CACHES ASOCIATIVAS POR CONJUNTOS

Ya hemos visto como se organizan las direcciones de byte y de palabra dentro de las diferentes cachés, siempre dependientes del tamaño de cachés, el numero de vias y el numero de palabras.

EJERCICIO 1) Supongamos entonces que tenemos una tabla como la siguiente que corresponde a la evolución del contenido de una memoria caché de correspondencia directa de 4 posiciones:

RECORDATORIO: Posición Caché: Dir.Bloque MOD 4(nº de posiciones). Será acierto si consultamos el mismo dato que el almacenado en la posicion de la caché a la que corresponde. Si se escribe en otra posicion se mantiene lo que hubiera escrito antes, sino se sobreescribe.

Y nos dan en el orden estricto una serie de bloques cuya direccion son: 0,8,0,6,8 0000,1000,0000,0110,1000

0000:

Pos.Caché = 00

Fallo (primera consulta)

Pos(00) = 0; ponemos en memoria 0 M[0]

1000:

Pos.Caché = 00

Fallo (en memoria está el dato 0)

Pos(00) = 8; ponemos en memoria 8; M[8]

0000:

Pos.Caché = 00

Fallo (en memoria está el dato 0)

Pos(00) = 0; ponemos en memoria 0; M[0]

0110:

Pos.Caché = 10

Fallo (primera consulta)

Pos(10) = 6; ponemos en memoria 6; M[6]

1000:

Pos.Caché = 00

Fallo (en memoria estaba el dato 0)

Pos(00) = 8; ponemos en memoria 8; M[0]

Podemos ver que la caché de correspondencia directa tiene, en este caso un 0% de aciertos. Al final la tabla queda de la siguiente manera:

EJERCICIO 2) Supongamos la misma sucesión de datos en una caché asociativa de 2 conjuntos, con 2 bloques por conjunto (2 vias).

Para redireccionar 2 conjuntos solo necesitamos un bit, como podemos almacenar dos, si un dato va a un conjunto con un hueco libre, lo ocupa, si hay dos se sustituye uno 'al azar'. El resto es la etiqueta.

0000:

Pos.Caché = 0

Fallo (primer acceso: 1ª pos)

Conjunto(0) = 0; ponemos en memoria 0; M[0]

1000:

Pos.Caché = 0

Fallo (primer acceso; 2ª pos)

Conjunto(0) = 8; ponemos en memoria 8; M[8]

0000:

Pos.Caché = 0

Acierto (M[0] está en el conjunto 0).

0110:

Pos.Caché = 0

Fallo (en memoria no está M[6] sustituyendo M[0])

Conjunto(0) = 6; pongo en memoria 6; M[6]

1000:

Pos.Caché = 0

Fallo (en memoria no está M[0])

Conjunto(0) = 0; pongo en memoria 0; M[0]

Como podemos ver, la cache asociativa de dos conjuntos y dos bloques tiene una tasa de aciertos del 20%.

EJERCICIO 3) Supongamos la misma sucesión de bloques en una caché totalmente asociativa. Como no tiene conjuntos (solo 1) toda la direccion de byte es etiqueta.

0000:

Fallo (primer acceso, 1ª pos)

Conjunto unico = 0; pongo en memoria 0; M[0]

1000:

Fallo (primer acceso, 2ª pos)

Conjunto unico = 8; pongo en memoria 8; M[8]

0000:

Acierto

0110:

Fallo (primer acceso, 3ª pos)

Conjunto único = 6; pongo en memoria 6; M[6]

1000:

Acierto

Como se puede apreciar esta cache totalmente asociativa tiene un 40% de tasa de aciertos.

CONCLUSION: Aunque los fallos en las cachés directas son mas frecuentes, son mas baratas de construir pero las asociativas, cuanto mas asociativas sean menos fallos tienden a tener pero consultar un dato es mucho mas costoso.

                                TAMAÑO UTIL DE UNA CACHÉ

Tamaño util caché = nºconjuntos x bloques.conjunto (asociatividad) x tamaño.bloque (bits).

Tamaño bloque = palabras.bloque x bits.palabra.

Tamaño total cache = nºconjuntos x bloques.conjunto x (nºbits.control + tamaño.etiqueta + tamaño.bloque).

Tamaño etiqueta = tamaño.direccion - nºbits.indice - nºbits.desplazamiento.palabra - nºbits.desplazamiento.byte.

EJEMPLO: Calcule el tamaño total de una caché de correspondencia directaque tiene las siguientes caracteristicas:

2 bits de desplazamiento de yte.

0 bits de desplazamiento de palabra (correspondencia directa, 1 bloque por conjunto).

10 Bits de indice (2^10)

Tamaño de direccion de memoria 32 bits

Bloques de 32 bits.

Nº total de cache = 2^10 x 1 x (1 + (32-10-2) + 32) = 54272 bits ) 6784 bytes.

                                      RENDIMIENTO DE LA CACHÉ

Para calcular la velocidad a la que se ejecuta la caché realizamos las siguientes operaciones. Considerando Tcpu como el tiempo de funcionamiento normal del procesador.

Tejec = Tcpu + Tbloq_mem.

Tbloq_mem = Nºaccesos_mem x Tasa.Fallo x Penalizacion.Fallo

En general, no podemos decir que la tasa de fallos y la penalizacion sea la misma dado que hay operaciones que acceden a memoria o no. Sabiendo cuantas instrucciones acceden a datos en memoria (D/I).

Tbloq_mem = Nºaccesos_mem x (TFi x PFI + D/I x TFd x PFd).

Tejec = Nºinstr x CPIreal x Tciclo.

CPIreal = CPIideal + TFi x PFi + D/I x TFd x PFx

EJEMPLO: ¿Cuanto más rapida sería una maquina con una caché perfecta (sin fallos)? Programa P:

TFinstr = 2%

36% de las instrucciones acceden a memoria.

TFdat = 4%

Máquina M:

Frecuencia del reloj 50Mhz

CPI ideal = 2 cliclos

PF = 40ciclos

CPIreal = CPIideal + TFi*PFi + D/I*TFd*PFd CPIreal = 2 + (40*2/100) + (36/100 * 4/100 + 40) = 3.376ciclos.

CPIreal/CPIideal = 1.69. La maquina con caché perfecta funcionaría 1.69 veces más rápido.

¿Que ocurriría si el procesador es mas el mismo pero la memoria mas pequeña?

Si suponemos que el CPIideal es 1 ciclo, entonces el sistema con caché perfecta sería 2.376, que tras la division, es 2.376 veces mas rapido que una maquina sin caché perfecta. No obstante, habría un tiempo mayor para tratar los bloqueos de memoria.

1.376/3.376 = 41% 1.376/2.376 = 58%

¿Que ocurriría si la memoria fuera igual pero el procesador funcionara mas rapido?

Si se dobla la velocidad del procesador a 100Mhz, manteniendo el CPIideal = 2 ciclos.

El tiempo de acceso no varía pero los ciclos de reloj serían el doble de rapidos que antes, asi que haría 80 ciclos donde antes hacía 40.

CPIreal = 2 + (2/100 * 80) + (36/100 * 4/100 * 80) = 4.75 ciclos. CPIreal/CPIideal = 1.42 -> No es mejor que la anterior.

¿Y si hubieran cachés de diferentes niveles?

CPI ideal = 1 ciclo.

Reloj a 500 MHz.

Cachés de primer nivel separadas para datos e instrucciones.

Tiempo de acceso a la memoria principal de 200 ns.

Tasa de fallos en la caché de primer nivel de instrucciones del

5%.

Tasa de fallos en la caché de primer nivel de datos del 10%.

Una de cada 4 instrucciones son accesos a memoria.

Maquina con 1 nivel de cache: La penalizacion por fallo es de 100 ciclos:

CPIreal = 1 + (5/100 * 100) + (25/100 * 10/100 * 100) = 8.5

Maquina con 2 niveles de caché: Para acceder a la cache secundaria se necesitan 10 ciclos, la penalizacion por fallo es 12 ciclos.

CPIreal = 1 + (5/100 * 12) + (25/100 * 10/100 * 12) = 1.9

CPIreal-mono-nivel/CPIreal-duo-nivel => La Caché con dos niveles funciona 4.47 veces mas rapido.

[binary-risen-blog]

FFI: Diodos

INTRODUCCION.

El diodo es el dispositivo electrónico mas simple. Es un semiconductor compuesto por un ánodo (parte negativa) y cátodo (parte positiva) que ofrece una baja resistencia en una polarizacion pero una gigantesca en la otra, asi que permite que sea usado como rectificador.

El diodo no posee una relacion lineal de tension entre sus terminales y la corriente que circula por él, asi que su gráfica nunca será recta sino diagonal.

                CONCEPTOS BÁSICOS DE SEMICONDUCTORES.

Un semiconductor (intrinseco o puro) posee las siguientes cualidades: Cada par de atomos forma un enlace covalente con cada uno de los cuatro atomos cercanos.

A 0ºK no existen electrones libres.

A 300ºK los electrones libres permiten un flujo de una corriente si se aplica un voltaje determinado.

La concentracion de huecos (np) es igual a la concentracion de electrones libres (ni) en un material puro.

Ambos tipos contribuyen al flujo de corriente.

A mayor temperatura hay una mayor velocidad de generacion de electrones libres y huecos (se produce energía térmica).

El hueco y el electrón libre se combinan formando un enlace covalente.

                              SEMICONDUCTORES EXTRINSECOS.

Tipo N: La concentración de electrones (n) es igual a la concentracion de los huecos (p) y la concentración de átomos donantes (Nd); n = p + Nd.

Tipo P: La concentracion de huecos (p) depende e la concentración de átomos aceptadores (NA) y la concentracion de electrones (p); p = NA + n.

La carga neta, en cualquier caso, es cero.

                                       UNION PN NO POLARIZADA.

Una unión pn consiste en un único cristal semiconductor, al cual se le han añadido impurezas de manera que se obtiene una zona de átomos que aceptan electrones (p) y otra zona de átomos que ceden electrones (n).

El elevado gradiente de concentracion hueco-electron a lo largo de la union, inicia un proceso de difusion creando una zona de carga espacial (o deplexión) en la zona de union.

La zona de carga espacial (zona de deplexion) surge por la difusión de portadores mayoritarios desde las zonas de mayor a menor concentracion. El efecto principal del campo electrico de la zona de carga especial es una barrera de potencial que impide la circulacion de electrones. Por tanto se opone a que continue la difusión.

                                  UNION PN POLARIZADA INVERSA.

Un diodo está inversamente polarizado si la tension que se le apliza aumenta la zona de deplexión. Los portadores mayoritarios son atraidos por cada una de las terminales del generador.

Si la tensión externa inversa es mayor de unas décimas de voltio, la correiente de los portadores mayoritarios se reduce casi a cero.

La corriente inversa está formada por los portadores minoritarios, que al ser tan pocos, da lugar a una corriente pequeña e independiente el valor de la tensión inversa aplicada. Al depender de la concentracion de los portadores minoritarios de la generación térmica, a medida que este aumente, tambien aumentará el valor de la corriente inversa.

Si la corriente inversa es suficientemente alta, el campo electrico es capaz de romper los enlaces covalentes, se produce un incremento de pares hueco-electrón y hay un gran flujo de corriente inversa.

                            UNION PN POLARIZACIÓN DIRECTA.

La polarización directa se opone al campo eléctrico existente de la zona de depelexión. Esta deplexion se estrecha permitiendo el flujo de portadores mayoritarios por la unión de ambos tipos. Los electrones pasan desde la zona n a p, donde son minoritarios y se difunden combinandose con los huecos existentes en p.

La corriente total corresponde al a suma de la corriente debida a los huecos, y la debida a los electrones. A mayor distancia en cada una de las zonas desde la union, la corriente predominante corresponde a los huecos en la zona p, y a los electrones en la zona n.

                          DIODOS REALES. CARACTERISTICAS.

Los diodos poseen dos terminales (ánodo y cátodo).

Polarización directa: Vd > 0 voltios.

Polarización inversa: Vd < 0 voltios.

En directa la corriente fluye con facilidad. En inversa, al alcanzar la región de ruptura , el flujo de corriente es elevado siempre y cuando no se excda la potencia máxima de disipación.

Vr: Tensión inversa (ruptura). Vf: Caída de tension directa (tensión umbral).

                                     ECUACION DEL DIODO

La ecuacion de shockley, donde Is es la corriente de saturación termica, Vt es la saturación térmica y n es el coeficiente de emision (entre 1 y 2) es:

iD = Is(e^(Vd/nVt)-1)

VT = kT/q

En la regiond e polarizacion directa, los diodos de silicio de pequeña señal, conducen muy poca corriente, hasta que se aplica tension de 0.6 a 0.7 voltios o superior a temperatura ambiente.

A partir de esos 0.7 voltios (Vumbral) la corriente incrementa rápidamente a pequeños aumentos de tensión. La respuesta del diodo a variaciones de temperatura suele ser de -2mV por cada grado Kelvin.

En la región inversa, la corriente es aproximadamente 1nA si T auenta tambien lo hará I. En la zona de ruptura, la corriente aumenta rápidamente, existen diodos especiales para trabajar en dicha zona (diodos Zener).

                                             DIODO IDEAL

En polarización directa el diodo actua como un cortocircuito donde su resistencia es de 0 ohmios. En polarización inversa el diodo se comporta como un cicruito abierto donde su resistencia es infinita.

En una grafica de intensidad (y) frente a voltaje (x) hay dos estados, una linea horizontal por donde el circuito no conduce, y luego una totalmente vertical donde si lo hace.

                                            TIPOS DE DIODOS

LED (Light Emiter Diode): El diodo LED es un tipo especial de diodo, que trabaja como un diodo comun, pero que cuando es atravesado por una corriente, emite luz de forma proporcional a la cantidad de corriente que circula. La caida de tension directa está entre 1.5-2.2 voltios. Su simbolo es igual que el del diodo ideal salvo que tiene dos lineas diagonales saliendo desde él.

Fotodiodos: Al polarizarlos en inversa, y recibir energía luminosa, la cantidad de corriente inversa que devuelve es proporcional a la que recibe.

Shottky: Utilizado para aplicaciones de alta frecuencia y conmutación rápida.

Zener: Trabaja en la zona de ruptura inversa.

                                 CIRCUITOS RECTIFICADORES

Un circuito rectificador es un circuito que convierte la corriente alterna en corriente continua (unidireccional) por eso mismo se conoce como convertidor AC-DC.

Existen dos tipos de cuantificadores:

De media onda.

De onda completa:

Con trafo de toma intermedia (dos diodos)

Con puente de didos (cuatro diodos)

                                   RECTIFICADOR DE ONDA MEDIA

Cuando la tensión es positiva (intervalo 0<=wt<=π) el diodo se encuentra polarizado en directa, y conduce la corriente (caida de 0.7 voltios).

Cuando la tensión es negativa el diodo se polariza inversamente, no dejando pasar corriente. En este intervalo el diodo soporta cualquier tensión que introduzca la entrada.

Aplicando la segunda ley de kirchhoff se deduce la ultima gráfica, donde dado un circuito con corriente senoidal y su grafica respecto al tiempo tras rectificarlo se obtiene el resultado:

La tensión de entrada es senoidal segun: Vs=Vm*sen(WT)

El valor medio de la tension Vo(DC) se obtiene con una integral, cuyo resultado es: Vo(DC)=0.318Vm

La corriente media para una carga R se obtiene por las leyes de Ohm: V=IR.

El valor de la tensión eficaz (RMS) será: Vo(RMS) = 0.5Vm

La frecuencia de salida es igual a la de entrada f(OUT) = f(IN).

RECTIFICADOR DE ONDA COMPLETA CON TRAFO DE TOMA INTERMEDIA

Consiste en dos rectificadores de media onda con fuentes de tension desfasadas 180º (asi cuando la onda debería de ser negativa, al tomar el opuesto, se obtiene una que sube en vez de tener una seccion sin voltaje).

El trafo aísla (respecto de tierra) a la carga de la corriente alterna de entrada. Durante el ciclo positivo, conduce el diodo A, durante el ciclo negativo, el diodo B conduce rectificando la señal.

El voltaje medio o de continua Vo(DC)=2Vm/π. La frecuencia de Salida es f(OUT)=2f(IN).

RECTIFICADOR DE ONDA COMPLETA CON PUENTE DE DIODOS

El ciclo positivo de la entrada lo conducen los diodos A y B, mientras que los diodos D y C conducen la negativa. Lo curioso de este circuito es que existe un minicircuito de diodos.

La configuracion en puente ofrece las siguientes ventajas:

El valor del condensador para un cierto rizado es la mitad; con lo cual se reduce el tamaño y el precio del sistema.

La corriente soportada por cada diodo es aproximadamente la mitad que para el de media onda, asi que se reduce el espacio ocupado por los diodos y su coste.

El transformador usado es mas barato que en el de onda completa.  

El valor medio o de continua Vo(DC)=2Vm/π. Frecuencia de salida: f(OUT)=2f(IN).

                             FILTRADO DE LA SEÑAL PULSANTE

El condensador permite el paso de bajas frecuencias hacia la carga, e impide el paso de las altas frecuencias. El diodo sólo conducirá cuando la tensión de entrada sea superior a la tension mantenida por C.

Mientras la constante de tiempo R(load)C sea mucho mayor que el periodo, el condensador permanece cargado y la tension aproximada de carga es Vm.

Se obtiene una componente continua, y sobre ella, una componente alterna, cuyo valor de rizado máximo depende del filtro.

El valor del rizado será:

Q= Vr*C

Q= I*T

Vr= I/FC

Y con el valor del rizado: vr(EF)= I/(2.81*CF) Siendo f(OUT)= f(IN) en media onda y 2f(IN) si fuera onda completa o puente de diodos.

                             VOLTAJE PICO INVERSA

Si Vp es la tension máxima en el secundario del transformador V2=vp*sen(WT), el VPI para cada caso será:

Media onda con C a la entrada: VPI = 2Vp.

Onda completa con C a la entrada: VPI = Vp.

Puente de diodos con C a la entrada: VPI = Vp.

CIRCUITOS RECORTADORES

Los circuitos recortadores son aquellos que recortan una porción de la señal de entrada, por ejemplo si la tension de entrada es superior a 6v o inferior a -9v recorta a dichos valores la señal de salida.

                                             DIODOS ZENER

Los diodos zener trabajan en la zona de ruptura inversa, pueden ser de avalanza (aprox vz <= 5v) o de ruptura zener (aprox vz>5v). Estos diodos se utilizan apra mantener constante la tension en un punto. Su simbolo es el de un diodo con el simbolo de una integral sin curvas.

Sus caracteristicas:

Suelen trabajar desde 1.8 voltios a 200.

Pmax es la potencia máxima del diodo zener.

Izmin es la intensidad minima que polariza el zener en inversa.

Izmax: Pmax/Vz.

Para hacer un diodo zener realizamos un circuito con dos diodos ideales en pararelo, en la rama inversa se incluye una fuente de tension Vz con valor la tension del zener, donde tambien se podría añadir una resistencia Rz en serie.

        ESTABILIZACION DE LA TENSION DE SALIDA MEDIANTE ZENER

Los reguladores de tensión se utilizan para uministrar una tensión constante a la carga aunque fluctue dicha tension de alimentación.

[xxvioxx]

Favorite Male Characters: 4/? - Rin Okumura

[binary-risen-blog]

Integrales Inmediatas

[binary-risen-blog]

Calculo: Integrales y Primitivas

                                                   PRIMITIVAS

Sean f y F definidas en los intervalos [a,b] como continuas en los numeros reales; Decimos que F es una primita de f en [a,b] si F es derivable en (a,b) y se cumple:

F'(x) = f(x)     ∀x (a,b)

Si F es primitiva de f en algún intervalo, escribimos ∫f(x) dx = F(x) + C

                                          PRIMITIVAS INMEDIATAS

Podemos resolverlas de golpe, no son todas las que existen pero con estas pueden solucionarse otras que no son inmediatas de golpe. Como podemos apreciar la parte derecha corresponde a la primitiva inmediata de la integral izquierda:

∫(k)dx = k*x +                                   si k es constante

∫(x^s)dx = [x^(s+1)]/s+1 + C             si s <> 1

∫(1/x)dx = ln|x| + C

∫(e^x)dx = e^x + C

∫sen(x)dx = -cos(x) + C

∫Cos(x)dx = sen(x) + C

∫1/(1+x^2)dx = arctan(x) + C

Asi mismo todas las primitivas tienen varias propiedades algebráicas

∫kf(x) dx = k ∫f(x) dx                      si k pertenece a los numeros reales.

∫(f(x)+g(x)) dx = ∫f(x) dx + ∫g(x) dx

∫(2sen(x)-cos(x)) dx = 2∫sen(x) - ∫cos(x) = -2cos(x) - sen(x) + C

                 MÉTODO DE SUSTITUCION|CAMBIO DE VARIABLE

Conocida como la regla de la cadena, si F(t) y g(x) son funciones derivables, entonces la funcion compuesta F(g(x)) es derivable, y su derivada es F'(g(x))*g'(x).

∫F'(g(x))*g'(x) = F(g(x)) + C

Ejemplos de esto sería:

∫e^2x dx

∫xsen(x^2)dx

∫1/xln(x)dx

                        MÉTODO DE INTEGRACION POR PARTES

Sabiendo que el producto de funciones se realiza de la siguiente formula (teniendo en cuenta que f(x) y g(x) son derivables:

f(x)*g(x) = f'(x)g(x)+f(x)g'(x)

∫f(x)g'(x)+f(x)g'(x) = f(x)*g(x) - ∫f'(x)*g(x)

Ejemplos de esto sería

∫xcos(x) dx

∫xe^x dx

∫(x^2)sen(x) dx

               CALCULO DE PRIMITIVAS; FRACCIONES RACIONALES

Una fraccion racional es el cociente de dos polinomios como por ejemplo: (-2x)/[(x+1)((x^2)+1)]. Por lo general, lo importante es que ocurre en el denominador, y decimos ue tienen factores lineales si solo poseen una x y cuadráticos si hay dos (dado que una funcion cuadrática es x^2+x como mínimo.

                                                 INTEGRALES

Si f(x)>=0 entonces la integral definida de b-a es ∫f(x)dx es el recinto delimitado por:

La curva y - f(x).

El eje OX.

Las recas x - a; x - b.

                                   DEFINICION DE INTEGRAL

Sea f una funcion continua en [a,b] para numeros reales, entonces las sucesiones In(f) y Sn(f) son convergentes (es decir, su funcion superior e inferior se acoplan. Asi pues el limite de n que tiende hacia infinito es la resta de ambas funciones. lim In(f) - lim Sn(f)

Llamamos integral de f en [a,b] a dicho límite que se representa como ∫f(x)dx [recordando que debemos de poner b,a arriba y abajo. Dicha integral será In(f)<=∫f(x)dx<=Sn(f).

Cuantos mas "segmentos" (n) en una integral cojamos, mas fiable será la respuesta, es decir, intentar representar 1/3 es mucho mas facil con multiplos de 3 que con cualquier otro tipo de numeros.

                       PROPIEDADES BÁSICAS DE LAS INTEGRALES

Linealidad de la integral: Si f,g son dos funciones continuas en [a,b] y son multiplos de ciertos k,j entonces:

∫(kf+jg) = k∫f + j∫g

Aditividad: Si f es una funcion continua en [a,b] y c pertenece a (a,b) entonces la funcion f se cumple que, independientemente la funcion es la misma desde a,b como desde a,c mas c,b

                                       REGLA DE BARROW

Si sabemos que una funcion f es continua en a,b para los numeros reales, ¿podemos conocer cual es la integral definida en ese intervalo? Sí. Con la regla de barrow.

Barrow permite la solucion de integrales definidas en intervalos si calculamos su primitiva (la funcion que derivandola da la integral que tenemos). Luego simplemente se sustituye por los valores de b y se resta con la misma funcion con los valores de a.

∫f(x)dx = F(b)-F(a)

Ejemplo: Calcular la integral en el intervalo 2,1 de x^3 dx

Primitiva = x^3 = INMEDIATA = (X^4)/4

Sustituyo = (2^4)/4 - 1^4/4

Resuelvo = 15/4

                                         CALCULO DE AREAS

Para calcular las areas de una funcion positiva necesitamos o bien dos funciones y saber donde se cortan o bien solo una y por tanto, un eje (Casi siempre el eje OX).Para calcular el area de la grafica f(x) 4-x^2 y el eje OX simplemente vemos donde se corta con el eje x (-2,2) y hacemos barrow con la funcion.

                                    INTEGRALES IMPROPIAS

Las integrales impropias son una particularidad de las integrales, decimos que son impropias cuando nuestro limite, superior o inferior, es infinito o menos infinito respectivamente. Esto significa que partimos de una cota a o b dada pero no sabemos donde termina.

En general una integral impropia es como cualquier limite; puede no tener limite (y ser infinito) o puede tener un limite cualquiera. En tal caso, si converge a un límite decimos que es convergente y que ∫f(x)dx = L en el intervalo [a,b] donde alguno de ellos es infinito.

En caso opuesto diremos que es divergente si no existe el limite o es infinito.

¿Es la integral de e^(-x) convergente en el intervalo 0-infinito o es divergente?

∫e^(-x)dx = -e^(-x) + C

Aplico barrow: -e^(-0) - e^-b = 1 - e^-b para todo b>0.

Tomo limites: lim (1-(e^-b)) = 1

La integral e^(-x) impropia es convergente a 1.

No obstante existen diversas integrales que son convergentes o divergentes dependiendo del valor de cierta variable, asi pues la integral desde 1 hasta infinito de 1/(x^p) es convergente p>1 y divergente si p<1.

                                CRITERIO DE COMPARACION

Dadas dos funciones f,g continuas en el intervalo a, infinito, no negativas tales que existe:

C = lim(x->inf) f(x)/g(x)

Se cumple:

Si C-0 y g(x) converge -> f(x) converge.

Si C-inf y f(x) converge -> g(x) converge.

Si C€(0,inf) entonces f(x) converge <=> g(x) converge

¿Es la integral 1/x convergente en el intervalo menos infinito-menos uno o es divergente?

Aplico Barrow: 1/x = ln(-x) = -1*ln(x) para todo a<-1

Tomo limites: lim -ln(x) = -inf

La integral 1/x es divergente hacia menos infinito.

                           MÉTODO DE LAS SECCIONES PARALELAS

Volumen del sólido cuya sección paralela al eje OX tiene area A(x) entre x=a y x=b. Ejemplo de esto sería calcular el volumen de un cilindro (cuya base se asienta sobre el eje OX).

                                      MÉTODO DE LOS DISCOS

Volumen de un sólido obtenido a través de un giro sobre el eje OX la región plana delimitada por:

La gráfica de una función no negativa.

El eje OX.

Las rectas x=a y x=b.

                                       MÉTODO DE LAS ARANDELAS

Volumen del sólido obtenido al girar alrededor del eje OX la region plana delimitada por:

Las gráficas de dos funciones no negativas f(x)>=g(x).

Las rectas x=a y x=b.

                                          APROXIMACION NUMÉRICA

La forma de obtener el resultado aproximado de una integral se realiza a través del método del trapecio.

Fijamos n como un numero entero para proceder a realizar la función a trozos que coincide con f(x) en los puntos de abcisas.

xk = a + k * (b-a)/n       k=0,1,..,n

Para cada k =1,2,..,n aproximamos.

Obtenemos entonces la siguiente aproximacion:

                                    FORMULA DEL TRAPECIO

La formula para aproximar la integral que se obtiene a través de la fórmula del trapecio con n subintervalos es:

Trapecio(n)= (b-a)/n * (f(a)+2f(x1)+..+2f(xn-1)+f(b))

Ejemplo: Integral de 2 a 1 de 1/x mediante n=3 y n=5

Trapecio(3): 0.7

[binary-risen-blog]

ETC: Diseño de un Microprocesador

                                                    OBJETIVOS

El objetivo de este tema será ver como se construye un procesador capaz de realizar instrucciones de la ISA de MIPS, estas instrucciones se ensamblaran con las puertas lógias que vimos en los dos primeros temas. Para no tener que hacer trescientas instrucciones implementaremos unas cuantas de varios grupos aunque al final

Aritmetico-lógicas: add, sub, and, or y slt.

Lectura y escritura: lw, sw.

Salto condicional: beq

Salto Incondicional: j

                                                        I.S.A

El ISA (Instruction Set Architecture) es, como ya sabemos, el tipo de repertorio de instrucciones que es capaz de realizar un microprocesador y que por tanto define las operaciones que hará el procesador. Pero aún hay mas, el ISA tambien determina cuantos registros habrán, de que tamaños serán y en general cuantos bits tienen las partes de una instruccion (codigo de operacion, registro a, registro b, func, shamt...).

En general nosotros usaremos el MIPS32 con algunas simplificaciones gracias al programa MARS.

El ISA del microprocesador a diseñar se divide en las siguientes fases:

Aritmetico-lógicas: add, sub, and, or y slt.

add rd, rs, rt -> rd := rs + rt

Lectura y escritura: lw, sw.

lw rd imm(rs) -> Rd posee el contenido en la Dir Memoria de [rs+imm]

sw rd imm(rs) -> Dir Memoria [rs+imm] contiene rd

Salto condicional: beq

beq rd, rs, etiq -> saltamos a etiq si se cumple la condicion con rd y rs

Salto Incondicional: j

j etiq -> saltamos a etiq

rd, rt, rs son cualquiera de los 32 registros enteros.

imm es un numero en ca2 entre -(2^15) -- (2^15)-1, si fuera sin signo entonces sería un numero hast 2^16

etiq es una direccion de memoria “enmascarada” bajo un nombre cualquiera.

                             CODIFICACION DE LAS INSTRUCCIONES

Aunque queremos aprender a codificar las instrucciones en primer lugar hay que saber como el procesador lee las instrucciones y en realidad hacemos primero lo contrario, descodificamos la instruccion y luego vemos como implementarla y eso es lo que hacen todos los procesadores antes de realizar ninguna operacion, saber que hay que hacer es el primer paso.

En MIPS las instrucciones se descomponen de tres maneras posibles:

Las aritmetico lógicas seguiran siempre el formato R, mientras que las de acceso a memoria y salto condicional seguirán el formato I y las de salto incondicional siguen su propia estructura. 

R: El codigo de operacion siempre es 0, los registros rs, rt, rd están invertidos a la hora de definir de la instruccion. El apartado Shamt es indiferente para nosotros y el apartado func es lo que diferencia una operacion add de otra sub por ejemplo:

add $t1, $t2, $t3 := 000000 | $t2 | $t3 | $t1 | ¿¿?? | 0x20

sub $t1, $t2, $t3 := 000000 | $t2 | $t3 | $t1 | ¿¿?? | 0x22

I: Siguen la misma pauta que las R salvo que el apartado del numero immediato Imm redirecciona en el caso del salto condicional x posiciones atrás o adelante 

lw $t1 0($sp) :=  0x23 | $t1 | $sp | 0

sw $t1 0($sp) := 0x2b | $t1 | $sp | 0

beq $t1, $t2, etiq := 0x4 | $t1 | $t2 | -5

J: Lo mismo que antes, salvo que en vez de un inmediato es una direccion de memoria.

j label := 0x2 | 0x100020

                 TIEMPO DE EJECUCIÓN DE LAS INSTRUCCIONES

Para modelar cuanto tiempo tarda un ISA en ejecutar cierto programa utilizaremos una simple fórmula que ayudará a comparar que programa es mas rapido en que ISA o cual es el tiempo medio.

T(ejec) = Nº(inst) * C.P.I. * T(ciclo)

T(ejec): Es el tiempo de ejecucion final del programa, su unidad depende de la unidad en el tiempo de ciclo que hubiesemos usado.

Nº(inst): Es el numero total de instrucciones del programa.

CPI: Es la media de todos los ciclos entre todas las instrucciones.

T(ciclo): Tiempo que necesita el procesador para dar un ciclo.

Dependiendo de nuestra implementación, esta operacion puede reducirse o incrementarse. Por ejemplo si mi T(ciclo) fuera 1 siempre, tendría ciclos constantes pero instrucciones que podrían estar perdiendo tiempo sin hacer nada.

Implementacion Monociclo: Todas las instrucciones se realizan en un ciclo, por lo tanto CPI es 1 pero T(ciclo) es mayor.

Implementacion Multiciclo: Algunas instrucciones requieren mas de un ciclo, CPI es mayor que 1 pero T(ciclo) baja. Esta será la mas general de todas.

Implementación Segmentada: Las instrucciones se dividen en pequeños pasos, cada paso conlleva un ciclo pero el inicio de la instruccion se ejecuta en cada ciclo (asi que no hay que esperar a instrucciones mas tardías o mas tempranas). CPI segmentado<CPI multiciclo, CPI segmentado es próximo a 1 y el Tciclo es menor. 

Implementacion Multiescalar: Ademas de segmentar las instrucciones, se ejecutan varias instrucciones de golpe, lo que nos permite que el CPI sea menor que 1.

                      VISION GENERAL DE LA IMPLEMENTACIÓN

Usaremos los componentes vistos en los anteriores temas, puertas lógicas, registros, ALU, Bancos de Registros y Memoria.

Para sincronizar el acceso a cada una de las partes usaremos los ciclos de reloj por lo que todos los componentes estan conectados por la misma señal

Las entradas a los bloques logios combinacionales serán valores que se calcularon en los anteriores (no puedo sumar dos registros si no calcule antes cuales eran).

El valor de salida del bloque, se escribirá al final del ciclo actual (en el flanco activo)

Se deben guardar en elementos de estados todo los datos calculados en un ciclo que se necesiten en los ciclos posteriores. Bancos de registros, registro PC, Memoria y Registros Auxiliares.

Supondremos que la ALU, la memoria, y el banco de registros son las unidades funcionales principales. Asi que la mas lenta de todas es la que marcará el tiempo mínimo de ejecución.

La entrada de una unidad funcional no puede depender de los valores calculados por otra en el mismo ciclo, asi que no pueden conectarse en serie. 

                                         REGISTROS AUXILIARES

Los registros auxiliares se utilizan para comunicar la ALU, la memoria y el Banco de Registros. Los datos escritos en un registro están disponibles al ciclo siguiente, si el registro no tiene señal de habilitación de escritura entonces los datos se sobreescribirán durante todos los ciclos:

PC: Almacena la direccion de la siguiente instrucción que se realizará. 

IR (Instruction Register): Almacena los 32 bits (en mips) de la instruccion que se ejecutara.

MDR (Memory-Data Register): Almacena un dato leido desde la memoria.

Registros A y B: Almacenan los datos leidos desde el banco de registros. 

SalidaAlu (AluOut): Almacena el resultado de la ALU.

                                  INSTRUCCIONES PASO A PASO

Tendremos que subdividir cada instrucción para que nuestro procesador pueda ejecutarlas en pequeños pasos. 

Nos interesa balancear lo mejor posible el trabajo entre los pasos para aprovechar el máximo tiempo de cada ciclo.

En cada paso necesitaremos que se activen distintos componentes, y que se coneten entre sí de formas diferentes.

En base a esta información todas las instrucciones requieren la búsqueda de la instruccion y la decodificación. Dependiendo del tipo de instruccion requeriran 3 o mas pasos.

J: Búsqueda de instrucción, decodificación, salto.

Beq: Búsqueda de instruccion, decodificación, comparación y salto.

Add,sub,slt,and,or: Búsqueda de instruccion, decodificación, operacion, finalización de la operación.

Lw: Búsqueda de instrucción, decodificación, cálculo de la dirección, lectura de memoria, finalización de lectura.

Sw: Búsqueda de instrucción, decodificación, calculo de la dirección, escritura en memoria.

PASO 1: BÚSQUEDA DE LA INSTRUCCION

IR : Memoria[PC]  //la instrucción está en la celda de memoria que señala PC.

PC = PC + 4    //Aumento PC+4 para encontrar la siguiente direccion de memoria de la instrucción.

Lo primero que hacemos es meter la direccion del pc en la memoria. El dato que se lee entra directamente al registro de instruccion donde se descompondrá en diversas partes. Simultaneamente el PC entra a la ALU donde se le sumará 4 y se llevará al PC de nuevo.

PASO 2: DECODIFICACIÓN Y LECTURA DE OPERANDOS

A = Reg[IR[25-21]]   //El operando A tiene 5 bytes (los 6 anteriores eran el op) y entra al banco de registros para grabarse en el dato leido 1.

B = Reg[IR[20-16]]  //El operando B tiene 5 bytes y entra al banco de registros para grabarse en el dato leido 2.

AluOUT = PC + extender_signo(15-0) <<2 //Si hubiera que calcular una direccion de salto se hace desde aqui.

Asi que en general guardamos en rs, A, en rt B y la direccion de salto aunque no tengamos porque utilizarlos despues.  Los primeros seis bits de la instruccion son el codigo de operacion, que no me interesa. Los siguientes 5 se meten al registro de lectura 1 que pasa al registro A, los otros 5 pasan al registro de lectura 2 y salen por el registro B.

PASO 3a): OPERACIÓN

Suponiendo las operaciones aritmeticológicas (add, and, sub....)

AluOUT = A func B //dependiendo de la funcion habrá que meter uno u otro (func = 6 bits).

Dependiendo del codigo de operacion se realizara una funcion u otra que saldrá por AluOUT.

PASO 4a: FINALIZACIÓN DE LA INSTRUCCIÓN

Suponiendo las operaciones aritmeticológicas (add, and, sub...)

Reg[IR[15-11]] = AluOUT   //Escribimos en el registro rd (15-11) lo que salió de la AluOUT

El registro destino se encuentra en la direccion 15-11 del registro de instrucciona si que metemos eso en la direccion de registro de escritura y metemos la salida de la ALU como entrada para escribirse en el banco de registros.

PASO 3b) CALCULO DE LAS DIRECCIONES DE MEMORIA

Suponiendo instrucciones lw, sw.

AluOUT = A + extender_signo(Reg[IR[15-0]])

La direccion de memoria ocupa 16 bits asi que para calcularlo cogemos los ultimos 16 bits del IR y lo extenderemos para sumarle el registro A en la ALU.

PASO 4a) LECTURA DE MEMORIA

Suponiendo la instrucción lw.

MDR = Memoria[AluOUT] //La direccion de memoria que quiero leer es la posicion que señala AluOUT y se guarda en el registro de memoria

PASO 5) FINALIZACIÓN DE LA LECTURA

Suponiendo la instruccion lw.

Reg[IR[20-16]] = MDR  //El banco de Registros almacena el dato que contiene el registro de datos de memoria en el registro Rt.

PASO 4c) ESCRITURA EN MEMORIA

Suponiendo la instruccion sw.

Memoria[AluOUT] = B  //Guardo en la posicion de memoria señalada por la saluda de la ALU el contenido del registro B.

PASO 3c) COMPARACION Y SALTO

Suponiendo la instrucción beq.

Si (A==B) entones PC = AluOut

Si la resta es igual a 0 entonces se habilita la escritura en el PC y se mete la AluOut (que ya contenía el PC + 4).

PASO 3d) SALTO

Suponiendo la instrucción j.

PC = PC [31-28] << 28 || IR [25-0]<<2

Se cogen los primeros cuatro bits del pc y del resto del IR tras extenderlo dos a la izquierda antes de pasarselo al PC. 

                         COMBINANDO TODOS LOS PASOS

Necesitamos un camino de datos capaz de realizar todos los pasos que hemos visto anteriormente. Como cada paso requiere que utilicen unos bloques funcionales que no se usaran de forma constante necesitamos meter multiplexores en caso todos los sitios.

                           CONTROL DEL CAMINO DE DATOS

Para guiar todo el camino que han de recorrer los datos necesitamos un dispositivo que llamaremos unidad de control.

Esta unidad de control seleccionará las entradas adecuadas de los multiplexores. 

Activar las señales de habilitacion de las entradas de escritura y/o de lectura en los bloques lógicos siempre y cuando sea necesario.

Indicar a la ALU que operación realizar. 

EscPC: Controla la escritura en el PC.

0: No se escribe.

1: Se actualiza con el valor que hay en la entrada (1,3c,3d).

LeerMem: Activa la lectura de la memoria.

0: No se lee.

1: Se lee la dirección de la memoria indicada (1, 4b).

EscMem: Activa la escritura de la memoria.

0: No se escribe.

1: Se escribe el dato en la posicion de memoria indicada (4c).

EscIr: Activa la escritura en el registro de instrucciones.

0: Se conserva el registro de instrucciones.

1: Se escribe la instruccion el Registro de Instrucciones (1).

EscReg: Controla la escritura en el banco de registros.

0: Se conserva el contenido en el banco de registros.

1: Se escribe en el banco de registros el dato dado (4a,5).

IoD: Selecciona que dirección se utiliza para acceder a la memoria.

0: El PC suministra la direccion para acceder a la memoria (1).

1: AluOut proporciona la direccion de memoria para acceder a memoria (4b,4c).

RegDest: Selecciona que campo elige el registro a escribir (destino).

0: El registro destino es el registro rt [20-16].

1: El registro destino es el registro rd [15-11].

MemAReg: Selecciona qué se escribe en el banco de registros. 

0: El valor proviene de la salida AluOUT (4a).

1: El valor proviene del registro MDR (5).

SelAluA: Selecciona el dato A de la Alu.

0: El dato es el PC (1,2) 

1: El primer dato de la Alu es el registro A (3a,3b,3c)

SelAluB: Selecciona el dato B de la Alu.

00: El registro B (3a, 3c)

01: La constante 4 (1)

10: Los 16 bits de menos peso del IR extendidos de signo (3b)

11: Los 16 bits de menos peso del IR extendidos de signo y desplazados a la izquierda 2 bits (2).

FuentePC: Selecciona que se escribe en el registro PC.

00: La salida de la Alu es (1)

01: El contenido de la ALUOut (3c)

10: El campo j desplazado dos bits a la izquierda y concatedano con los cuatro bits de mayor peso del pc actual (3d).

AluOP: Selecciona que la funcion de operacion va a realizarse en el Alu.

00: La Alu realiza una suma

01: La Alu realiza una resta

10: Realiza un AND, OR, suma, resta, comparacion o desplazamiento dependiendo de lo que haya en func.

Para que funcione la instruccion beq hay que usar un par de puertas lógicas. En especial esa condicional para que debamos de habilitarla o no (esa puerta logica ademas se conecta con la señal “cero”..  

                            INSERCION DE NUEVAS INSTRUCCIONES

Para insertar una nueva instruccion necesitaremos la metodología siguiente:

Analisis:

Especificacion precisa de la semántica del proceso de la instruccion (que es lo que hace la instruccion de forma verbal).

Identificacion del trabajo a realizar por cada uno de los bloques logicos (Banco de registros, ALU y Memoria).

Establecimiento del orden de precedencia de las funciones.

Diseño:

Definicion de cada uno de los ciclos de esa instruccion.

Division del trabajo entre ciclos. 

Extension del camino de datos si fuera necesario.

Extension de las señales de control.

Ejemplo: Implementar una instruccion push que hace espacio en la pila para un registro X.

$sp = $sp - 4

0($sp) = $x

Banco de Registros: Leer el registro $sp, leer el registro $x, escribir $sp-4 en $sp.

Memoria: Acceder a la direccion de $sp actualizado, meter el valor del registro x en esa direccion.

ALU: Restar 4 a $sp.

Leer $sp -> Leer $x -> Calcular $sp - 4 -> Escribir $x en $sp -4 || Escribir en $sp, $sp - 4

Codificacion de Push:

OP: 6 bits

Rs: 5 bits ($sp)

Rt: 5 bits ($x)

Rd: 5 bits ($sp)

shamt: 5 bits

func: 6 bits.

Elijo Sp como Rs y como Rd porque tendré que guardarla en el mismo sitio, sin embargo, x no hace nada en esa operacion asi que lo meto en el “temporal”.

Trabajo por Ciclo:

Ciclo 1:

IR = Memoria[PC]

PC = PC + 4

Ciclo 2:

A = Reg[IR[26-21]]  ||  A = Reg[rs]

B = Reg[IR[20-16]]  || B = Reg[rt]

Ciclo 3:

AluOut = A - 4

Ciclo 4:

Reg[rd] = AluOut;

Memoria[AluOut] = B;

Extension del camino de datos: No hace falta implementar ningun tipo de cable al procesador, por tanto no hay que extender el camino de datos.

Extension del camino de control:

En el Ciclo 3 es necesario que SelAluA valga 1 (para seleccionar como operando el registro A), SelAluB será 01 (para tomar la constante 4) y AluOp tendrá el codigo de la suma 00.

En el ciclo 4 es necesario que se habilite la escritura en el banco de registros EscReg 1, MemAReg deberá de ser 0 (porque el dato que voy a meter sale de AluOut), EscMem será 1 para habilitar la escritura en la Memoria,  y LeerMem será 1 para poder leer la posicion de memoria que señala AluOut pero antes IoD tiene que seleccionar AluOut como lectura para saber a que memoria acceder (1).

bltzal $1, $2: Realiza la suma de los dos registros y en dicha posicion de memoria almacena la direccion de la siguiente instruccion a ejecutar.

R: Op = bltzal, Rs = $1, Rt = $2, Rd = $1, shamt = ¿¿|??, func = ¿¿|??

Ciclo 1:

IR = Mem[Pc]

Pc = Pc+4

Ciclo 2:

A = Reg[IR[26-21]] = Reg[rs]

B = Reg[IR[20-16]] = Reg[rd]

Ciclo 3:

AluOut = A+B

Ciclo 4

Mem[AluOut] = PC

Modificacion del camino de datos: Sí, necesario un cable para conectar el registro A con la memoria (esto puede ser NO necesario si consideramos que en A está $2, y en B $1 pero considerando el ejemplo sí. Habrá que poner un multiplexor (DatoEscMem) que permita variar entre 0 (tomamos el dato B) o 1 (tomamos el dato A)

Señales de control:

Ciclo 3: 

SelAluA = 1 tomo el valor A

SelAluB = 00 tomo el valor B

AluOp = 00 realizo la suma

Ciclo 4:

EscrMem = 1 habilito la escritura

IoD = 1 tomo aluout para la direccion

DatoEscMem = 1 (considerando que $1 está en A)

jal etiq  : Se produce un salto hacia la etiqueta con un link.

I: op = jal, rs = $31 ($ra), rt = $31  , imm

Ciclo 1:

IR = Memoria[PC]

 PC = PC + 4         //por aluresult se calcula este proceso, justo antes de AluOut

Ciclo 2:

AluOut = Reg[rt]   //lo sacamos de AluOut

Ciclo 3:

 PC = PC+[Extender_signo(15-0)<<2 //la etiqueta está en el immediato.

Extension del camino de datos: Ninguno. Señales de control:

Ciclo 2:

EscReg = 1 habilitamos la capacidad de escribir en los registros.

RegDest = 0 seleccionamos el registro rs

MemAReg = 0 seleccionamos como dato de entrada al banco de registros AluOut

Ciclo 3:

SelAluA = 0 seleccionamos PC

SelAluB = 11 seleccionamos extender_signo(15-0)<<2

EscrPc = 1 seleccionamos para habilitar la escritura

AluOp = 00 seleccionamos la suma

FuentePC = 01  seleccionamos AluOut

[binary-risen-blog]

ETC: Ensamblador Prácticas

                               INTRODUCCION A LAS INSTRUCCIONES

                                       ARITMETICO-LÓGICAS

Las aritmetico-lógias mas simples son add y sub, cada una de ellas suma y resta en un registro inicial el resultado de otros dos. En general si lleva una i significa que usa un valor inmediato en ca2 y si lleva una u que usa un valor inmediato sin signo.

ADD r1,r2,r3 -> r1 := r2+r3

ADDI r1, r2, 3 -> r1 := r2 +3          -2^15 || (2^15)-1  [Ca2]

ADDU r1, r2, 19 -> r1 := r2 + 19       [2^16]

La MULTIPLICACION sin embargo se escribe de forma especial, si queremos multiplicar dos registros de 32 bits, tendran como mucho 64 bits. Por lo tanto en realidad hay dos partes; la alta (high) y la baja (low) pero en general solo nos interesa la baja.

MULT $r1, $r2

MFLO $r3

MFHI $r4

Esto se puede arreglar con una pseudo instrucion que simplemente nos coge el MFLO y lo mete en el registro destino:

MULT $r1, $r2, $r3 -> $r1 := MFLO $r1 -> mult $r2*$r3 := %r2*$r3

La DIVISION necesita tambien dos registros, una para el cociente y otra para el resto, pero generalmente solo nos interesa el cociente (el Low de nuevo) por lo que aunque una division se escribe de la siguiente forma se usa una pseudo instruccion que nos failita la vida.

DIV $r1, $r2

MFLO $r3  //cociente

MFHI $r4  //resto

DIV $r1, $r2, $r3 -> $r1 := MFLO  $r1 -> div $r2, $r3 := $r2/$r3

                                               LOGICAS

AND/ANDI $r1, $r2, $r3

OR/ORI $r1, $r2, $r3

XOR $r1, $r2, $r3

NOT... $r1, $r1

                                               DESPLAZAMIENTOS

En general utilizamos desplazamientos de tipo SLL/SLLI para potencias de dos, aunque podemos utilizar los aritmetios SRA tambien. Si tenemos que multiplicar por cuatro SIEMPRE utilizamos SLL. Aunque tambien hay otros de rotacion como ROR y ROL

SLL $r1, $r2, 2 -> $r1 := $r2 * 2^2

SRL -> 101011 -> 0|101011 -> 010101|1 -> 010101

ROR -> 10110 -> 01011|X -> 01011

ROL -> 10110 -> X|01101 -> 01101

Si intentamos meter mas de 16 bits en un inmediato el ensamblador lo hae en dos partes porlo que se vería un LUI en cualquier parte.

                                                    CARGA

LI -> Load Inmediate

LA -> Load Address

LW -> Load Word (32 bits -> 4 bytes)

Li $r1, 100000 -> $r1 := 100000

La $r1, 1950 -> $r1 := Dir. de memoria 1950

Lw $r1, 1950 -> $r1 := Contenido en la dir. de memoria 1950 // 65 p.e.

La instrucion LW en realidad se descompone de la siguiente forma

lui $at, direccion_de_memoria

addi $at, direccion de memoria

lw $r1, 0($at) -> valor contenido en la memoria en la posicion at + 0 (1950+0).

var_a: .word 78

var_b: .word 15

resul: .word 0

lw $t0, var_a

lw $t1, var_b

add $t2, $t1, $t0

sw $t2, resul  // resul := $t2

                                               SALTOS

Los saltos se realizan con slt (salta if less than), slg (greater than), sle (less or equal), sge (greater or equal)... Estos se automatizaran con la pseudo instruccion beq, bne... que usaran el registro del procesador $at.

Slt $r1, $r2, $r3 -> Si $r3 < $r2 || $r1 = 1 en caso contrario $r1 = 0

JAL: Salto a cierta direccion de memoria que ademas posee la carateristica de almacenar en el registro $ra la direccion de vuelta (ra = return address), esta instruccion es muy util para cosas como esta:

Ins 1 -> Ins 2 -> Ins 3 -> Jal Funcion -> Ins 4 -> Ins 5

Funcion: Ins 1' -> Ins 2' -> Jr $ra

Si emprezamos las tres primeras instrucciones, saltaremos despues a la funcion, y tras ciertas cosas si saltamos hacia $ra volveremos a la funcion principal donde seguiremos con la instruccion 4...

                                        SALTOS CONDICIONALES

BNE r1, r2, etiq (brench if not equal)

BEQ r1, r2, etiq (brench if equal)

                                       SALTOS NO CONDICIONALES

JAL etiq

JR $ra

                                                   SYSCALL

Las llamadas al sistema son una herramienta que permite hacer muchas cosas, desde imprimir en pantalla algo hasta incluso, pedir que escribas algo. En general Syscall depende de dos cosas: el registro $v0 que es el que usará como "codigo de operacion" y "$a0" que usará como "parámetro de operacion" por ejemplo si en $v0 hay un 4 y en "$a0" está la direccion de una cadena asciiz entonces la imprimirá. 

¡Supongamos que quiero imprimir "La cadena es: " y cierto numero que yo haya definido! si tenemos la cadena en msg y el numero en var_a es tan simple como:

li $v0, 4

la $ao, msg

syscall                                 //aqui se imprime "la cadena es: "

li $v0, 1

move $a0, $t0  (a0 := t0)

syscall                                //aqui se imprime el numero en t0.

                    CONDICIONALES, BUCLES Y RECORRIDOS

Suponiendo que a esté en $t0 y que b esté en $t1 y que x esté en t2 podemos resumir este bucle en, para cualquier cosa siempre habra que coger la CONDICION OPUESTA

If (a>b) { a=a-b

else b=b-a }

x = x+a

ble $t0, $t1, else

sub $t0, $t0, $t1

j fuera_del_bucle

else: sub $t1, $t1, $t0

fuera_del_bucle: add $t2, $t2, $t0

                         TIPOS DE DATOS EN ENSAMBLADOR

En general, en ensamblador existen "problemas" a la hora de usar tipos de datos estructurados. Ya hemos visto como los arrays se tratan de una forma simple, si sabemos cuantos bytes ocupan sus celdas (en general 4 pues almacenamos casi siempre enteros o carácteres) solo anotamos la direccion de memoria en un registro temporal y ya estamos señalando a la primera posicion. Si queremos la doceava simplemente le sumaremos 4*12 a esa direccion de memoria.

Aunque no lo parece, podemos hacer lo mismo con otro tipo de datos como arrays bidimensionales o lo que mas usaremos, producto de tipos.

Arrays Bidimensionales: Un array bidimensional M se compone de M[i] y M[j].

M[i] = Dir Mem. M + i * tamaño-fila.

M[j] = j * tamaño-elemento.

Suponiendo que tenga un array bidimensional M[256][64] Integer (donde se que el tamaño de la fila es de 64 bytes * 4 bytes (integer)) y necesito la posicion M[4][5] = Dir Mem M + 4*128 + 5*4

Producto de Tipos: El producto de tipos se define como la concatenacion de varios tipos (iguales o diferentes) dentro de una sola estructura. En general, todos los tipos han de estar alineados (es decir, en multiplos de cuatro) salvo en el caso de los arrays, por tanto siempre pondremos primero los que ocupan 4 bytes y luego los que ocupen mas o menos (en cuyo caso, si tenemos mas de uno deberemos de poner 'space' para dejar vacios ciertos bytes).

ProductoTipoA =

.byte '1'

.space 3

.word  2

.asciiz "prueba"

Como puede observarse en la posicion ProductoTipoA está el byte 1, en la posicion ProductoTipoA+1 hasta la 3 hay un espacio de 3 bytes vacíos, en la posicion ProductoTipoA+4 hay cuatro bytes que representan el numero entero 2 y en ProductoTipoA+5 está el inicio de la cadena ascii "prueba". No obstante si movemos de forma diferente estos tipos podemos alinearlos sin utilizar space (en este caso en concreto).

ProductoTipoAlineadoA =

.word 2  <--- ProductoTipoAlineadoA

.byte '1'  <--- ProductoTipoAlineadoA + 4

.asciiz "prueba"  <--- ProductoTipoAlineadoA + 5

En general, los productos de tipos van muy de la mano con los apuntadores.

Un apuntador es una estructura que ya está en la posicion inicial (x+0) pero esto no significa que si le sumamos 4 saltaremos al siguiente dato. Cuando decimos que estamos en A+4 quiere decir que estamos en ese campo de ese tipo de dato pero NO conocemos lo que hay dentro, para conocerlo habrá que cargar “load” una palabra “word”, una direccion de memoria (a través de una suma...).

a:

 .word 2

.byte '1'

.asciiz "prueba"

la $t0, a // $t0 es un apuntador para 'a' y al mismo tiempo. $t0 = *a

lw $t1, 0($t0) // $t1 carga lo que hay en $t0+0 que es el primer campo de a (al ser un apuntado); $t1 = 2.

lbu $t2, 4($t0) // $t2 carga el byte del campo *a+4; $t2 = 1.

addi $t3, $t0, 5 // $t3 es la suma del apuntador y 5 es decir; $t3 = *a + 5; $t3 = inicio-cadena-asciiz.

[binary-risen-blog]

F.F.I: Magnetismo

                                            MAGNETISMO

Cuando una particula de carga q recibe una influencia electromagnética, aparecen sobre ellas dos fuerzas, en concreto la del campo eléctrico (E) y magnético (B).

El campo magnetico B se debe a las cargas en movimiento  y actua solamente sobre cargas en movimiento por lo que v siempre será diferente de cero.

                                      CAMPO MAGNÉTICO

El campo magnético es generado por corrientes electricas, cuando un numero de particulas cargadas (electrones y protones) fluyen por una superficie se acaba generando esa fuerza magnética. Un ejemplo de esto es un iman, las cargas positivas salen del lado positivo y entran al negativo por lo que se produce una corriente eléctrica

El campo magnético se mide en Teslas ( 1T = 10^4 G [Gauss]), aproximadamente el campo magnétio de la tierra es de 0.5G.

Al igual que las lineas de campo electrico, el campo magnetico B se representa mediante lineas de campo (donde B es tangente en cada punto de ellas. Las lineas de campo se cierran sobre si mismas  y en general en un iman salen del polo norte y entran al polo sur. 

S-N / N-S: Atraccion

S-S: Repulsion

N-N: Repulsion

                   CAMPO MAGNETICO CREADO POR UNA CARGA

B = km*q*(v x r)/r^2

km = μ0 / 4π = 10^-7 T/(A*m)

Donde ñu es la permitividad magnética en el vacío.

                                   FUERZA SOBRE UNA CARGA

Perpendicular a v y B. No realiza trabajo pues solo cambia la dirección del movimiento.

F = q* (v x B)

                     DIRECCION PARA UN PRODUCTO VECTORIAL

En general para conocer la direccion de un vector en un plano cartesiano depende simplemente de imaginarnos un tornillo, si se gira hacia la derecha (en el sentido de las agujas del reloj) el tornillo se hunde, si el sentido es el contrario a las agujas del reloj, el sentido se aleja.

En nuestro ejemplo si quisieramos saber a donde va el campo magnetico, como F se mueve por el camino mas corto a V lo hace en el sentido opuesto de las agujas del reloj B es ascendente.

Esto tambien surge si es un giro, si suponemos que el campo magnetico gira en torno a las agujas del reloj, la intensidad desciende, si lo hace en el contrario ira hacia abajo. 

Como podemos ver axb es el camino mas corto que hace a para ir hacia b, como lo hace en el sentido opuesto a las agujas del reloj este vector es ascendente, lo mismo que ocurre en el caso de bxa que como b va hacia a abajo.

                                       ESPIRA DE CORRIENTE

El momento magnetico de espira (la fuerza que una espira puede ejerer sobre las corrientes electricas):

m = I * S = I * π * R^2

En el eje central: B = km * 2m /(x^2+R2)^(3/2)

En el centro de espira: B(O) = km * 2m/R^3 = μ0*I/2R, es un ampo similar al de un iman por lo que se dice que es un dipolo magnético.

               CAMPO MAGNÉTICO DE UNA BOBINA (SOLENOIDE)

Una bobina, o solenoide, es un enrollamiento de cable que da lugar a un numero N (muy grande) de espiras identicas por las que circula una misma corriente de intensidad I. La superposicion de todos esos campos magnétios producidos por cada espira da lugar a un campo global B muy semejante al de un iman de barra.

La mayor intensidad del campo se da en el interior. Si el diámetro de las espiras es mucho menor que la longitud global, L, el campo interno es practicamente uniforme y de valor.

B = μ0 * N * I / L = μ0 n I   (n= N/L)

                                     MAGNETISMO EN LA MATERIA

Los electrones de los atomos se comportan como pequeñas espiras de corriente de momento magnetico magnetico me.

Las propiedades magnéticas de un material dependen de la suma de los efectos asociados a los momentos magnetios atómicos.

Llamaremos Imanación M de un material a su momento magnético neto por unidad de volumen.

Cuando todos los momentos magnéticos atómios están alineados, M alcanza su valor maximo (imanación de saturación Ms).

La imanación de un material da lugar a un campo magnético interno: Bm=μ0*M

La imanacion de un material puede cambiarse aplicando un campo magnético externo Bap: los momentos atómicos tienden a alinearse en la direccion de Bap.

Al aplicar sobre un material un campo magnético externo Bap, surge una imanacion M cuyo campo magnetico μ0*M se suma a Bap, el campo global será entones B = Bap + μ0*M = μr*Bap  (donde μr) es la permitividad relativa del material.

                                 MATERIALES FERROMAGNÉTICOS

Son materiales (Fe, Co, Ni...) con permeabilidad μr >> 1. Pueden aumentar el valor del campo magnético en varios ordenes de magnitud.

Los momentos magnéticos de sus atomos interactuan fuertemente. En ausencia de campo externo se alinean por grupos de pequeas regiones microscópicas llamadas dominios magneticos.

En estado natural, el momento magnético de los dominios está orientado al azar, la imanacion neta del material es nula en este estado.

Al aplicar un campo magnetico externo Bap crece el tamaño de los dominios cuyo momento va en la misma direccion, en los otros se produce un giro que tiende a alinearlos con Bap. Como resultado el material adquiere una ran imantacion.

                                           HISTERESIS MAGNÉTICA

La estructura de los dominios de los materiales magnéticos permiten que guarden cierta memoria de su conducta anterior, junto al campo magnetico aplicado Bap, y el valor de su imantación. Esto se conoce como curva de histéresis.

Primera Imantacion (de 0 a P1): A partir de un material desimanado el aumento del campo Bap incrementa el ampo total B hasta el punto de imantacion P1.

Ciclo de histéresis: Si, partiendo de P1, Bap disminuye, entonces el campo magnetico B retrocede alcanzando el campo magnetico remanente Brem un valor negativo para Bap = 0 (P4).

Si Bap cambia de sentido y aumenta su valor, B llega a anularse y se alcanza un nuevo valor de saturacion P2 de sentido contrario. 

Si en P2 Bap decrece cuando Bap=0  se llega a P3. El material pues queda imanado en un sentido opuesto al suprimir Bap.

                                  LEY DE INDUCCIÓN DE FARADAY

Al acercar o alejar un iman a una espira (o al contrario) se induce en la espira una corriente electrica (dicho de otra forma, el movimiento de un iman en una espira provoca una corriente electrica, igual que una corriente electrica genera un campo magnético).

Para que se induzca corriente debe de variar el flujo del campo magnetico (Φ):

Φ = B*S*cos(α)

La fuerza electromotriz (basada en la ley de faraday-lenz) asociada a la corriente inducida está dada por dos derivadas:

ε = - dΦ/dt

La corriente inducida de una espira produce ademas un campo magnetico cuyo signo tiende a contrarrestar la variación del flujo que la provoca. Lo mismo que lanzar una pelota a una pared suele mandarla en la direccion opuesta a la que la generó.

Para generar corriente alterna se utiliza una espira que va girando, dicha espira tiene una superficie S, una velocidad angular w y esto ocurre en el seno de un campo magnetico.

Φ = B*S*cos(wt+Φ)

ε = - dΦ/dt = B*S*sen(wt+Φ)

                                              AUTOINDUCCION

Como era de esperar, si una corriente electrica genera un campo magnetico, cualquier circuito se autoinduce de forma proporcional a la intensidad de corriente que lo atraviesa. Para un componente del circuito (generalmente bobinas o espiras) en el que haya un campo magnetico relevante se cumple.

Φ = L*I

Siendo L una constante llamada coeficiente de autoinducción que como los condensadores, depende de la geometría y composicion de la estructura, usualmente se mide en Henrios. Si la corriente fuera alterna el coeficiente L aportara una fuerza electromotriz que de nuevo tiende a oponerse a la intensidad que la genera.

ε = - dΦ/dt = - L* dI/dt

Para una bobina de longitud (d) formada por N espiras y con una superficie S por la que pasa una corriente de intensidad I entonces genera un campo magnetico en su interior.

B = μ0 * N * I / d

Φ = B * N * S = [μ0 * (N^2) * S/d]*I

L = μ0 * (N^2) * S/d

                                     ENERGÍA MAGNÉTICA

Al cerrar un circuito con un dispositivo de autoinducción L, el generador, para establecer la corriente necesita aportar una energía inicial que se oponga a la fuerza electromotriz inducida del circuito. Dicha energía se almacena en un dispositivo:

U = L * (I^2)/2

                                      TRANSFORMADORES

Los transformadores se componen de un transformador principal (p) y uno secundario (s), cada uno tiene N espiras y un voltaje alterno V e intensidad de corriente I.

Vs = (Ns/Np)*Vp

Is = (Np/Ns)*Ip

                       REFLEXION Y REFRACCION DE LA LUZ

[binary-risen-blog]

E.T.C: Practica 2

                                      DESCRIPCION DEL CIRCUITO

En esta práctica llevaremos a cabo el diseño de un circuito secuencial que controle un sistema deregadío. El circuito en cuestión tendrá 2 botones a través de los cuales el usuario podría interactuar con él. El primer botón, «E», servirá para activar/pausar el ciclo de regado, mientras que a través de un segundo botón, «R» (Reset), se podrá realizar un reseteo del circuito en cualquier instante (llevar al circuito a su estado inicial).

Además, el circuito tendrá 3 salidas de 1 bit, una por cada uno de los aspersores a controlar. Si una salida vale 1, el aspersor correspondiente estará en funcionamiento, y si vale 0, estará parado. El proceso de regado dura 5 ciclos (donde a efectos practicos cada ciclo dura varios minutos) y se inicia con la pulsación del botón «E» cuando el sistema está  parado. 

Durante  el  proceso,  se  enciende  el  aspersor  número  1  desde  el  primer  ciclo  hasta  el tercero, el aspersor número 2 desde el segundo al cuarto y el número 3 desde el tercero al quinto. Una vez acabado el proceso, el sistema se detiene hasta que se vuelva a pulsar el botón «E». Si antes de que termine el proceso de regado (en cualquiera de los ciclos de regado) se pulsa el botón «E»(y se mantiene pulsado), el sistema se detendrá en el ciclo correspondiente mientras esté pulsado dicho botón (esta funcionalidad permite aumentar manualmente la duración de determinados ciclos de regado).

Por lo tanto, el circuito recibirá como entradas las señales emitidas por los botones «E» y «R». Se trata en ambos casos de señales de 1 bit que valdrán 0 si el botón correspondiente no se ha pulsado o 1 en otro caso.

                                                   ANALISIS

El circuito se maneja con dos botones E y R.

El primer boton activa el circuito o lo pausa.

El segundo boton resetea el sistema y lo lleva al estado inicial Est1.

El circuito tiene 3 salidas (Q3*Q2*Q1*) y cada una corresponde a un aspersor.

Si la salida QX* es 1 entonces ese aspersor está encendido, si vale 0 estará parado.

Cuando el sistema está parado y se pulsa E comienza el proceso. Es decir basta un solo 1 en el estado "parado" (un estado auxiliar definido mas adelante) para inciar el sistema y no hay que pulsarlo mas para que realice los otros cinco estados.

Durante los estados Est1,Est2,Est3 Q1* es 1.

Durante los estados Est2,Est3,Est4 Q2* es 1.

Durante los estados Est3,Est4,Est5 Q3* es 1.

Cuando se llega al estado Est5 y se termina, se detiene el sistema hasta que se pulse E de nuevo. Es decir E=1 en Est5 empieza E1, en cualquier otro casi cuando E=1 sigue el mismo estado en el que estuviera.

Además nos dicen que USAREMOS flip-flops JK por defecto de la librería de TK-Gate asi que no tendremos que hacer la anterior practica.

                                               CODIFICACIÓN

Son 5 estados, y dos entradas, y tres salidas, además necesitaremos 3 flip-flops, (5 estados ~ 3 bits) y cada bit es para un flip flop que será el aspersor.  Empezaremos por la codificacion de la salida respecto a los estados.

Seguidamente veremos que les ocurren a los estados siguientes con los estados que ya hemos definido y las dos entradas. La unica entrada que importa es en realidad E pues R siempre nos llevará una y otra vez al Est1 si vale 1. Por lo que pasamos de 2^5 a 2^4 si sabemos este truco. Esto pasó con la señal clear en el flip-flop JK de la anterior practica.

Como nos dice que si está parado inicialmente hay que pulsar el boton E de empezar, podemos hacer dos cosas, o suponer que existe un estado 6 que sería 1-0-1 que tenga como salida 0-0-0 y permite que el circuito se pare siempre que sea necesario...o suponer que inicialmente pasamos del estado 0. Supondremos el truco primero 1-0-1 es el estado auxiliar para la salida 0-0-0. Si recibe un 0 entonces se mantendrá en su estado (cuya salida no es X-X-X sino 0-0-0) si recibe un 1 quiere decir que se va al estado 0-0-0.

Como sabemos que Reset volverá forzosamente al estado inicial, es decir, al estado 0-0-0 cuya salida es 0-0-1 siempre que sea 1 tendremos que saber que la salida será esa. Esto es importante a la hora de formar el circuito, porque de lo contrario tendremos 3 aspersores que no podran resetearse nunca. Pero si sale la primera parte solo habrá que hacer la segunda.

                         CODIFICACION DE LOS BIESTABLES JK

                          MINIMIZACIÓN DE LA SEÑAL DE SALIDA

Teniendo en cuenta que en realidad el estado 1-0-1 siempre devuelve 0-0-0 como salida.

[binary-risen-blog]

E.T.C: Practica 1

                                                USO DE TK-GATE

TK-Gate es nuestra herramientap ara hacer circuitos secuenciales, para ello expondremos aqui una lista de las herramientas que usaremos. Podemos hacerlo todo sin Key-bending es decir sin pulsar una sola tecla del teclado, recordando que con el boton derecho veremos un menú que puede ser E/S o Módulos que conforman las puertas AND, NOR, XOR...

Lo normal es que creemos un módulo (en la columna derecha, pulsando en main, boton derecho nuevo modulo). Crearemos nuestro circuito como deseemos en main para ver si funciona despues lo copiaremos en el módulo sin usar y lo autogeneraremos, recordando que en la primera opcion tendremos que coger la 3ª y dejar la segunda parte como está.

Una vez generado dicho módulo pinchamos en el modulo (y no en el circuito) y lo llevamos a main y el modulo pasará a estar en uso podemos constuir otro submodulo con ese modulo y asi sucesivamente.

A la hora de crear un modulo necesitaremos:

Puertas logicas: Accesibles con el teclado con las letras mayusculas 'A', 'O' si las queremos como NAND o NOR deberemos de pulsar 'a' 'o'.

Módulos: Entradas y salidas de modulo que serán la entradas y salidas que se pondran con el simbolo '}' '{'.

Reloj: El reloj se situará fuera del propio circuito, una vez esté asamblado, por ello mismo no habrá nada malo en decir que realmente solo lo usamos para testearlo despues. 

Cables: Podremos modificar el numero de entradas de una puerta con un clic en el boton derecho del raton >propiedades de la instancia y podremos cortar o negar cables directamente con un negador o el cortador. No obstante a veces será necesario poner una puerta NOT. 

Interruptores: O conmutadores que permiten poner manualmente un uno o un cero y cambiarlo durante las modificaciones.

Para realizar un cronograma en MAIN nos iremos a simular, pondremos balizas en cada entrada o salida a medir (ni si quiera es necesario clicar en ellas pues podemos simplemente en el lateral inferior izquierdo tenemos un listado de todas las entradas y todas las salidas del modulo y con un clic se pondrá una baliza). Luego simplemente hay que jugar con las entradas y salidas pulsando el espacio para que el cronograma avance.

[binary-risen-blog]

E.T.C: Partes de un Procesador

                                               INTRODUCCION

Un procesador es un conjunto de bloques logicos, tales como los registros que ya hemos visto y que pueden concatenarse para ejecutar instrucciones en lenguaje máquina.

Las instrucciones del programa (los pasos a realizar) se almacenan en memoria y se van cogiendo de acuerdo al PC (Program Counter) que es un registro que señala donde se encuentra la siguiente operacion a realizar. 

Los operandos de las operaciones (en general, A y B) son instrucciones que se almacenan en el banco de registros y memoria [porque a veces nos interesara sumar un par de cosas y devolverlas o simplemente llevar algo a una posicion de memoria determinada]. A través de la unidad aritmetico lógica (ALU) se pueden llevar a cabo casi todas las operaciones de instrucciones que conocemos. 

                                           DECODIFICADOR

Un decodificador es un traductor de binario a decimal. Puede que no solo se utilice para eso (en realidad en la CPU se utilizará hacer redirecciones a memoria) pero el funcionamiento es el mismo. Es decir habran n entradas y 2^n salidas, de las cuales SOLO UNA estará ACTIVA.

El funcionamiento es simple, si hay 2 entradas, habrán 4 puertas and, la primera estará todo negado (para el numero 0 que en binario es 00), la segunda y la tercera tendrán una sola negada (la contraria en cada caso) y la ultima no tendrá nada negada. Si ponemos 10 intentará salir algo por todas las puertas pero solo generará una salida válida la tercera, que es el numero 3.

La nomenclatura es sencilla DEC nºentradasxnºsalidas.

                                              MULTIPLEXORES

Los multiplexores dependen de una señal C que es la que le da el sentido. Supongamos que tenemos tres entradas tales que:

Para saber cual es la señal que predomina vamos mirando de 2 en 2 las salida, ¿coinciden con alguna señal concreta? Si fuera A significaria que siempre que A vale 1, la salida es 1 y viceversa. Pero podría ser ¬A lo cual tambien nos vale. En nuestro ejemplo concreto coincide con la señal C asi que si C vale 1, el multiplexor pondrá 1 en la salida, y al contrario.

Es posible que los multiplexores tengan 32  bits de entrada, esto es tan simple como concatenar 32 multiplexores junto a la misma señal de control.

                           DESPLAZADOR Y EXTENSION DE SIGNOS

Para extender o desplazar signos no hacen falta puertas lógicas. Por ello mismo. Si quisiera desplazar una ristra de 32 bits 2 puestos hacia la izquierda lo primero que hago es quitar los dos primeros bits (A31, A30) y poner 2 ceros al final de nuestro siguiente numero (B0,B1), lo cual es multiplicar por cuatro el número.

En cambio, si solo me importa extender el signo, cogeré el primer bit y lo duplicaré tantas veces como desee (si es 1 en Ca2 es negativo y si es 0 es positivo).

                               ARYTHMETICAL LOGIC UNIT (ALU)

La Alu es la union de 32 unidades logicas que se encargan de un solo bit respectivamente y devuelven otro pero comparten la entrada de operacion. En general una Alu depende solo de tres cosas:

Codigo de Operacion: Determina la operacion aritmetico-lógica a utilizar.

Operando A: Determina el primer operando.

Operando B: Determina el segundo operando.

En general los codigos de operacion no son asignados al libre albedrío sino que hay una razon para ello pero lo veremos un poco mas adelante;

000: A and B

001: A or B

010: A + B

110: A - B

111: A < B

Es mas que obvio que no necesitamos explicar como realizar un and o un or porque bueno, existen dichas puertas lógicas. Solo hay que poner un multiplexor que asigne el numero 0 para realizar un and y un 1 para hacer un or.

                                                SUMA

La suma depende de un sumador total (a,b) numeros de entrada y un acarreo para "llevarnos uno", cada uno de los 32 sumadores suma un bit y envia ademas una señal de acarreo para que el siguiente sumador se lleve o no 1. Por tanto sabemos dos cosas; el acarreo inicial es 0 pues en una suma no empezamos llevandonos uno y el acarreo final no importa (pues es simplemente un exceso que no importa).

A partir de una tabla básica de como se hacen las sumas podemos sacar las tablas de karnaugh para los sumadores que nos dirán exactamente cuantas puertas and y or tiene la funcion de la suma y la funcion de acarreo de salida. Luego simplemente se acoplan las 32 sumas y salen en la salida. 

El sumador tiene tres entradas, A, B y AcE y dos salidas, AcS y Suma. Cabe decir que solo aceptan un bit por lo que el sum0 toma el bit menos significativo ao y b0 y devolvera la suma para el menos significativo suma0. Como veremos AcS tarda menos que la funcion de salida Sum.

Asi que como ahora hay 3 funciones el multiplexor de la Alu se incrementa:

EJERCICIO: Supongamos los retardos Not = 5ns y AND/OR= 10 ns en los sumadores. El resultado de la suma es de 25 ns (10+10+5) mientras que los del acarreo son (20), si tenemos 32 sumadores, ¿cuanto tardará el resultado en salir?

El primer sumador tarda 20 ns en devolver el resultado. 5ns antes ha enviado el acarreo al siguiente, y a los 15 ns ha enviado el siguiente.

En realidad estamos diciendo 25 + 20 + 20 + 20 + 20 + 20... -> (Tsuma * Tacarreo*Nºsumadores - 1) = 25 + (20*31)ns.

                                                      RESTA

La resta se verá como una suma porque asi no tenemos que usar otra estructura, simple y llanamente decimos que el numero en negativo es positivo (`pasandolo por complemento a dos) y ya está. Asi solo necesitamos un multiplexor en cada entrada de los sumadores (a0,b0,a1,b1...) para negarlos y que luego, se le sume uno (usando el acarreo de entrada que inicialmente en la suma lo teníamos a 0 porque nunca hay acarreo de entrada en la suma en el primer dígito).

Como todos los operandos estan conectados con un multiplexor podemos meterlo dentro de la suma, si la resta tiene como codigo de operacion 11 (3) y la suma tiene el tres (01) estaremos diciendo "el primer bit, si está a 1 es para pasar a ca2 el primer numero" si el segundo está encendido "haremos la suma".

Asi que matamos dos pájaros de un tiro. La resta ademas se hará en el bit mas significativo Alu31 = (A31 - B31), su valor se llevara directamente a Alu0 y se devolverá. El problema de la resta es el desbordamiento, que se produce cuando nos salimos de rango, esto se aprecia como que loa suma de numeros positivos de negativo y que la suma de negativos de positivos. Esto es muy facil de ver si nos fijamos en el signo del primer bit (si es 1 y 1 y estamos sumando, si obtenemos un 0 es que hay desbordamiento).

Considerando la resta como la suma, simple  llanamente tenemos la tabla hecha.

En general la resta tambien se utiliza para la operacion A < B porque si eso es verdad entonces A - B < 0.

                                         BANCO DE REGISTROS

Un banco de registros es un cajon que permite almacenar M palabras de n bits cada uno. La forma de redireccionar estas palabras es por puertos de lectura y escritura que dependen de todas las palabras que almacenemos (log2M). En MIPS hay 32 registros de 32 bits, dos puertos de lectura y uno de escritura.

Si me interesa sacar algo del registro 31 metería en el registro de lectura los 5 bits del numero 31 pasara por el multiplexor y saldrá por el dato leido. Pongamos que quiero coger lo que hay en dos registros restarlos por la alu y escribirlos. Bueno principalmente haría lo siguiente, meto los 5 bits en cada uno de los registros de lectura y los sacamos por los datos leidos.

Luego estos pasan a los registros A, B de la alu y harán alguna operacion. Finalmente la salida se meterá en el registro de escritur (habiendo pasado el lugar al que queremos escribirlo) y habilitando el permiso de escritura. 

                                               MEMORIA

La memoria es casi como un registro tiene dos entradas, una para habilitar la lectura y otra para la escritura. Salvo que en nuestro caso o leemos o escribimos. Simplemente metemos la direccion que queremos leer o introducimos la direccion y el dato a escribir.